特許
J-GLOBAL ID：200903024400352544

CMOSイメージセンサ

発明者：
國分 政利

國分 政利 について

, 
土屋 主税

土屋 主税 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2002-029633
公開番号（公開出願番号）：特開2003-234959
出願日： 2002年02月06日
公開日（公表日）： 2003年08月22日
要約：
【要約】【課題】 CMOSイメージセンサにおいて、広帯域にわたってkTC雑音を低減する。【解決手段】 1画素分の画素回路10aは、入射光を光電変換する光電変換素子D11と、光電変換素子D11のカソード電極を初期電圧にリセットするリセットトランジスタM11と、光電変換素子D11に蓄積された電荷を電圧に変換する増幅用トランジスタM12と、行方向に並列された画素領域からの信号出力を選択するための行選択トランジスタM13によって構成される。電圧制御回路20aは、光電変換素子D11のリセット期間中に、リセットトランジスタM11のゲート電位を制御して、リセットトランジスタM11の有するオン抵抗を変化させる。これにより、画素回路10aの内部において、リセットトランジスタM11のオン抵抗と光電変換素子D11のカソードに生じる寄生容量とにより構成されるローパスフィルタのカットオフ周波数が制御される。
請求項（抜粋）：
マトリクス状に配置された各画素領域において感知された画像信号をX-Yアドレスの指定に基づいて順に出力することにより画像を撮像するCMOSイメージセンサにおいて、入射光を光電変換する光電変換素子と、前記光電変換素子のカソード電極を初期電圧にリセットするリセットトランジスタと、前記光電変換素子に蓄積された電荷を電圧に変換する増幅用トランジスタと、行方向に並列された前記画素領域からの信号出力を選択するための行選択信号に基づいて、前記増幅用トランジスタの出力電圧を1画素分の画像信号として出力する行選択トランジスタとを具備する画素回路と、前記光電変換素子に対するリセット期間中に、前記リセットトランジスタのゲート電位を制御して、前記リセットトランジスタのオン抵抗と前記光電変換素子のカソードに生じる寄生容量とで構成されるローパスフィルタのカットオフ周波数を制御する電圧制御回路と、を有することを特徴とするCMOSイメージセンサ。
IPC (2件)：
H04N 5/335 ,  H01L 27/146
FI (3件)：
H04N 5/335 P ,  H04N 5/335 E ,  H01L 27/14 A
Fターム (23件)：
4M118AA04 ,  4M118AA05 ,  4M118AB01 ,  4M118BA14 ,  4M118CA02 ,  4M118CA09 ,  4M118DB11 ,  4M118DD10 ,  4M118DD12 ,  4M118FA06 ,  4M118FA11 ,  4M118FA33 ,  4M118FA42 ,  5C024AX01 ,  5C024CX05 ,  5C024GX03 ,  5C024GX18 ,  5C024GY31 ,  5C024GY38 ,  5C024HX05 ,  5C024HX29 ,  5C024HX35 ,  5C024HX40
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM