半導体装置の製造方法、アクティブマトリクス基板の製造方法及び電気光学装置

発明者： ,
出願人/特許権者： ,
代理人 (1件)：渡邊隆 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-140964
公開番号（公開出願番号）：特開2001-326355
出願日： 2000年05月12日
公開日（公表日）： 2001年11月22日
要約：

【要約】【課題】工程数を簡略化し、ゲート電極とLDD構造との位置ずれを無くし、特性の経時劣化のおそれの無い安定したLDD構造の半導体装置の製造方法、アクティブマトリクス基板の製造方法、及び電気光学装置を提供する。【解決手段】本発明は、ポリシリコン膜3上にゲート酸化膜4、ゲート用導電膜202及びレジスト膜203を形成する工程と、このレジストのマスク203aを用いてゲート用導電膜202をパターニングし、マスク203aのパターンと略同一のマスク用導電膜202aを形成する工程と、マスク203a及びマスク用導電膜202aを用いてポリシリコン膜3に高濃度不純物を導入する工程と、マスク用導電膜202aの両側部を選択除去し、マスク203aのパターンより小さいゲート電極を形成する工程と、マスク203aを除去し、ゲート電極をマスクにしてポリシリコン膜3に低濃度不純物を導入する工程とを有する。

請求項（抜粋）：

基板上に薄膜トランジスタを形成する半導体装置の製造方法において、前記薄膜トランジスタを構成する半導体膜の表面にゲート絶縁膜、ゲート電極形成用導電膜及びマスク用有機薄膜を順次形成する多層膜形成工程と、前記マスク用有機薄膜をマスクにして前記ゲート電極形成用導電膜をパターニングし、前記マスク用有機薄膜のパターンと同一の大きさのマスク用導電膜を形成するマスク用導電膜形成工程と、前記マスク用有機薄膜及び前記マスク用導電膜をマスクにして前記半導体膜に高濃度の不純物を導入する高濃度不純物導入工程と、前記マスク用導電膜の両側部を選択除去し、前記マスク用有機薄膜のパターンより小さい前記薄膜トランジスタのゲート電極を形成するゲート電極形成工程と、前記マスク用有機薄膜を除去し、前記ゲート電極をマスクにして前記半導体膜に低濃度の不純物を導入する低濃度不純物導入工程とを有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 29/786 , H01L 21/336 , G02F 1/1368 , H04N 5/66 102

FI (3件)：

H04N 5/66 102 A , H01L 29/78 616 A , G02F 1/136 500

Fターム (61件)：

2H092JA25 , 2H092JA29 , 2H092JA38 , 2H092JA42 , 2H092JA44 , 2H092JB13 , 2H092JB23 , 2H092JB32 , 2H092JB33 , 2H092JB57 , 2H092KA04 , 2H092KA07 , 2H092MA05 , 2H092MA08 , 2H092MA14 , 2H092MA15 , 2H092MA16 , 2H092MA18 , 2H092MA19 , 2H092MA20 , 2H092MA27 , 2H092MA35 , 2H092MA37 , 2H092MA41 , 2H092NA27 , 2H092NA28 , 2H092PA06 , 5C058AA08 , 5C058AB06 , 5C058BA35 , 5F110AA14 , 5F110AA16 , 5F110BB02 , 5F110BB04 , 5F110CC02 , 5F110DD02 , 5F110DD03 , 5F110DD13 , 5F110DD14 , 5F110DD17 , 5F110EE03 , 5F110EE04 , 5F110FF02 , 5F110FF23 , 5F110FF29 , 5F110FF30 , 5F110GG02 , 5F110GG13 , 5F110GG32 , 5F110GG34 , 5F110GG45 , 5F110GG47 , 5F110HJ01 , 5F110HJ04 , 5F110HJ12 , 5F110HJ13 , 5F110HM15 , 5F110NN72 , 5F110PP03 , 5F110PP26 , 5F110QQ11

引用特許：

審査官引用 (4件)

特開昭58-204570
アクティブ・マトリックス型液晶表示装置
公報種別：公開公報出願番号：特願平4-250004 出願人：セイコーエプソン株式会社
特開昭63-211761

全件表示

前のページに戻る