特許

J-GLOBAL ID：200903024462389061

固体撮像装置

発明者： 菊池 伸
出願人/特許権者： キヤノン株式会社
代理人 (2件)： 山下 穣平 ,  志村 博
公報種別：公開公報
出願番号（国際出願番号）：特願2003-400051
公開番号（公開出願番号）：特開2005-166731
出願日： 2003年11月28日
公開日（公表日）： 2005年06月23日
要約：

【課題】 電子シャッター動作等の基板方向に電荷を引き抜く手段を有する固体撮像装置において、外乱による画質の劣化を少なくできると共に、アナログ或いはデジタル処理する周辺回路を同一半導体基板に形成することが可能な構造を提供する。【解決手段】 光電変換部は光発生キャリア蓄積層4、第1及び第2のMOSFETを取り囲む第2導電型の第1の分離層9、基板1と画素を分離し、第1の分離層と導通する第2導電型の第1の埋め込み層2を有し、周辺回路はそれを囲む第2導電型の第2の分離層19、基板と画素を分離し、第2の分離層と導通する第2導電型の第2の埋め込み層12を有する。そして、基板1をより深くバイアスすることで第1の埋め込み層2のみがパンチスルー状態となるようにする。【選択図】 図1

請求項（抜粋）：

2次元若しくは1次元の第1導電型の光発生キャリア蓄積層を有し、前記光発生キャリア蓄積層に接する第1導電型の低濃度層を有し、第1の拡散層をソース、前記光発生キャリア蓄積層をドレインとする第1のMOSFETを有し、前記第1の拡散層をソース若しくはドレインとする第2のMOSFETを有する光電変換部と、CMOSで構成される論理回路若しくはアナログ回路の周辺回路とを有する固体撮像装置おいて、 前記光電変換部は前記光発生キャリア蓄積層、前記第1及び第2のMOSFETを取り囲む第2導電型の第1の分離層と、基板と前記画素を分離し、前記第1の分離層と導通する第2導電型の第1の埋め込み層とを有し、 前記周辺回路はそれを囲む第2導電型の第2の分離層と、前記基板と前記画素を分離し、前記第2の分離層と導通する第2導電型の第2の埋め込み層とを有し、 定常状態においては前記第1の分離層、第1の埋め込み層及び前記第2の分離層、第2の埋め込み層はそれぞれ前記基板に対して逆バイアスであり、前記基板をより深くバイアスすることで前記第1の埋め込み層のみがパンチスルー状態となることを特徴とする固体撮像装置。

IPC (1件)：

H01L27/146

FI (1件)：

H01L27/14 A

Fターム (12件)：

4M118AA05 ,  4M118AA10 ,  4M118AB01 ,  4M118BA10 ,  4M118BA14 ,  4M118CA04 ,  4M118DD04 ,  4M118DD12 ,  4M118EA15 ,  4M118FA06 ,  4M118FA13 ,  4M118FA33

引用特許：

出願人引用 (1件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平4-048666   出願人：株式会社東芝