特許
J-GLOBAL ID:200903024567507060

1次元電界効果トランジスタとその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 中村 純之助
公報種別:公開公報
出願番号(国際出願番号):特願平4-335867
公開番号(公開出願番号):特開平6-188414
出願日: 1992年12月16日
公開日(公表日): 1994年07月08日
要約:
【要約】【目的】MOS型トランジスタのチャネル領域を狭めた1次元的なチャネルを有する構造を容易に実現するための1次元電界効果トランジスタとその製造方法を提供する。【構成】MOS型トランジスタの基板1上の絶縁膜7の上に、ソース14とドレイン15を結ぶ線上に端面を有する結晶性シリコン層8と、該端面に形成した絶縁膜10を挾んで上記結晶性シリコン層8の対向側に形成したゲート電極12の構成を備えることとする。
請求項(抜粋):
基板上の絶縁膜を介して形成されたソースとドレインとゲートを有して、ソースとドレイン間の1次元的なキャリアの伝導を利用する1次元電界効果トランジスタにおいて、上記基板上の絶縁膜の上に、上記ソースとドレインを結ぶ線上に端面を有する結晶性シリコン層と、該端面に形成した絶縁膜を挾んで上記結晶性シリコン層の対向側に形成したゲート電極の構成を備えることを特徴とする1次元電界効果トランジスタ。

前のページに戻る