特許
J-GLOBAL ID：200903024612169340
ショットキーバリアダイオード
発明者：
出願人/特許権者：
代理人 (1件)：
伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2000-066607
公開番号（公開出願番号）：特開2001-257367
出願日： 2000年03月10日
公開日（公表日）： 2001年09月21日
要約：
【要約】【課題】 順方向電圧降下VFと逆方向漏れ電流IRの間のトレードオフの関係をより改善したショットキーバリアダイオードを提供する。【解決手段】 n-型シリコン層12の表面にショットキー接合を構成するアノード電極13が形成され、裏面にn++型シリコン層12を介してカソード電極14が形成され、シリコン層12の面から所定深さまで形成されて所定の間隔で配列された複数のp型シリコン層16を有し、アノード電極13とカソード電極14間に逆バイアスが印加されたときにp型シリコン層16の間でn型シリコン層領域がピンチオフするようにしたショットキーバリアダイオードにおいて、複数のp型シリコン層16は、アノード側表面からある深さ位置で最小間隔となるように形成され、且つn-型シリコン層12は、最小間隔となる深さ位置近傍を境にしてカソード電極14側の第1の領域12aの不純物濃度に比べてアノード電極13側の第2の領域12bの不純物濃度が高く設定されている。
請求項（抜粋）：
n型半導体層と、このn型半導体層の第1の主面に形成されたショットキー接合を構成するアノード電極と、前記n型半導体層の第2の主面に形成されたカソード電極と、前記n型半導体層の第1の主面から所定深さまで形成されて所定の間隔で配列された複数のp型半導体層とを有し、前記アノード電極とカソード電極間に逆バイアスが印加されたときに前記各p型半導体層の間でn型半導体層領域がピンチオフするようにしたショットキーバリアダイオードにおいて、前記複数のp型半導体層は、第1の主面からある深さ位置で最小間隔となるように形成され、且つ前記n型半導体層は、前記最小間隔となる深さ位置近傍を境にしてカソード電極側の第1の領域の不純物濃度に比べてアノード電極側の第2の領域の不純物濃度が高く設定されていることを特徴とするショットキーバリアダイオード。
Fターム (6件)：
4M104AA01
, 4M104CC03
, 4M104FF35
, 4M104GG03
, 4M104HH18
, 4M104HH20
