特許

J-GLOBAL ID：200903024789354202

電流出力回路

発明者： 椿 一成 ,  上野 典夫
出願人/特許権者： 富士通株式会社
代理人 (1件)： 大菅 義之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-300279
公開番号（公開出願番号）：特開平9-148853
出願日： 1995年11月17日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】 低入出力電圧で精度よく動作することができる電流増幅回路を提供する。【解決手段】 NチャネルMOSトランジスタM1のドレイン端子を電圧降下デバイスD0を介して第1のカレントミラー入力電流I1の出力側に接続し、第1のカレントミラー入力電流I1をNチャネルMOSトランジスタM1、M3、M5のゲート端子に供給し、第2のカレントミラー入力電流I2をNチャネルMOSトランジスタM2、M4のゲート端子に供給する。

請求項（抜粋）：

第1の電流入力端子に電圧降下手段を介してドレインが接続され、前記第1の電流入力端子にゲートが接続され、共通端子にソースが接続されている第1の入力トランジスタと、第2の電流入力端子にドレインとゲートとが接続されている第2の入力トランジスタと、前記第2の入力トランジスタのソースにドレインが接続され、前記第1の電流入力端子にゲートが接続され、前記共通端子にソースが接続されている第3の入力トランジスタと、出力端子にドレインが接続され、前記第2の電流入力端子にゲートが接続されている第1の出力トランジスタと、前記第1の出力トランジスタのソースにドレインが接続され、前記第1の電流入力端子にゲートが接続され、前記共通端子にソースが接続されている第2の出力トランジスタとを備えることを特徴とする電流増幅回路。

IPC (2件)：

H03F 3/345 ,  G05F 3/26

FI (2件)：

H03F 3/345 B ,  G05F 3/26

引用特許：

審査官引用 (4件)

• カレントミラー回路
  公報種別：公開公報   出願番号：特願平4-246921   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
• エンハンスメント/デプリーション・モード・カスコード電流ミラー
  公報種別：公開公報   出願番号：特願平5-057240   出願人：ナショナルセミコンダクタコーポレイション
• 定電流回路
  公報種別：公開公報   出願番号：特願平4-050201   出願人：日本電気株式会社
• 特開昭62-245708