特許
J-GLOBAL ID：200903024842990094

読出および書込マージンを向上した電流駆動切り換え型磁気記憶セル、ならびに同磁気記憶セルを使用する磁気メモリ

発明者：
チェン、ユージン

チェン、ユージン について


出願人/特許権者：
グランディス インコーポレイテッド

グランディス インコーポレイテッド について


代理人 (4件)： 恩田 博宣 ,  恩田 誠 ,  本田 淳 ,  池上 美穂
公報種別：公表公報
出願番号（国際出願番号）：特願2008-537906
公開番号（公開出願番号）：特表2009-514137
出願日： 2006年10月25日
公開日（公表日）： 2009年04月02日
要約：
磁気メモリは、複数の磁気記憶セル、複数の磁気記憶セルに対応する少なくとも1つのビット線、および複数の磁気記憶セルに対応する複数のソース線を含む。磁気記憶セルはそれぞれ磁気素子を含み、この磁気素子は、同磁気素子を介して第1の方向に駆動される第1の書込電流によって高抵抗状態にプログラムされ、同磁気素子を介して第2の方向に駆動される第2の書込電流によって低抵抗状態にプログラムされる。ビット線およびソース線は、磁気素子を介して第1の方向に第1の書込電流を駆動し、磁気素子を介して第2の方向に第2の書込電流を駆動し、低抵抗状態を不安定化しない第3の方向に磁気素子を介して少なくとも1つの読出電流を駆動するように構成される。
請求項（抜粋）：
磁気メモリであって、 それぞれ磁気素子を含み、同磁気素子を介して第1の方向に駆動される第1の書込電流により同磁気素子が高抵抗状態にプログラムされ、同磁気素子を介して第2の方向に駆動される第2の書込電流により同磁気素子が低抵抗状態にプログラムされる、複数の磁気記憶セルと、 前記複数の磁気記憶セルに対応する少なくとも1つのビット線と、 前記複数の磁気記憶セルに対応する複数のソース線と、 を備え、 前記少なくとも1つのビット線および前記複数のソース線が、前記磁気素子を介して前記第1の方向に前記第1の書込電流を駆動し、前記磁気素子を介して前記第2の方向に前記第2の書込電流を駆動し、前記低抵抗状態を不安定化しない第3の方向に前記磁気素子を介して少なくとも1つの読出電流を駆動するように構成された、磁気メモリ。
IPC (4件)：
G11C 11/15 ,  H01L 21/824 ,  H01L 27/105 ,  H01L 43/08
FI (4件)：
G11C11/15 150 ,  G11C11/15 190 ,  H01L27/10 447 ,  H01L43/08 Z
Fターム (30件)：
4M119AA06 ,  4M119AA07 ,  4M119AA08 ,  4M119BB01 ,  4M119BB03 ,  4M119CC05 ,  4M119DD05 ,  4M119DD06 ,  4M119DD09 ,  4M119DD10 ,  4M119DD33 ,  4M119DD45 ,  4M119EE22 ,  4M119EE27 ,  4M119HH05 ,  4M119HH07 ,  4M119HH13 ,  4M119HH20 ,  4M119JJ07 ,  4M119KK11 ,  4M119KK12 ,  5F092AA15 ,  5F092AB08 ,  5F092AC08 ,  5F092AC12 ,  5F092AD25 ,  5F092BC04 ,  5F092BC07 ,  5F092BC08 ,  5F092BC46
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM