特許
J-GLOBAL ID：200903024991097483
絶縁ゲート型半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平9-261433
公開番号（公開出願番号）：特開平11-102918
出願日： 1997年09月26日
公開日（公表日）： 1999年04月13日
要約：
【要約】【課題】 ソース領域とソース電極及びゲートポリシリコン配線層とゲート金属配線層との十分なコンタクト面積を持つ絶縁ゲート型半導体装置及びその製造方法を提供する。【解決手段】 ソース電極31とベース領域24とのコンタクトをソース領域25を貫通した溝27aから取るとき、層間絶縁膜30上に形成したソース領域25上及びゲートポリシリコン配線層44上の位置に開口46a,46bを有するレジストパターン47をマスクにして、先ず層間絶縁膜30にジャストエッチ+オーバーエッチのウェットエッチング法によりコンタクトホール48a,48bを開け、更にエピタキシャル層23とゲートポリシリコン配線層44にイオンエッチング法により溝27a,27bを形成する。
請求項（抜粋）：
平面的にセル部とフィールド部とに区分され、前記セル部に低不純物濃度の一導電型ドレイン領域、このドレイン領域表面層内に形成した他導電型ベース領域及びこのベース領域表面層内に形成した高不純物濃度の一導電型ソース領域を含む半導体本体と、前記セル部表面の前記ソース領域と前記ドレイン領域に挟まれた位置にゲート酸化膜を介して形成したゲート電極と、このゲート電極と電気的接続され、前記フィールド部表面にフィールド酸化膜を介して形成したゲートポリシリコン配線層と、前記ゲート電極に対して層間絶縁膜により絶縁され、前記ソース領域を貫通して前記ベース領域の一部まで形成した溝内面と前記ソース領域表面の一部とに電気的接続したソース電極と、前記ゲートポリシリコン配線層に形成した溝内面と前記ゲートポリシリコン配線層表面の一部とに電気的接続したゲート金属配線層とを具備した絶縁ゲート型半導体装置。
IPC (4件)：
H01L 21/336
, H01L 21/28
, H01L 21/3065
, H01L 29/78
H01L 29/78 658 G
, H01L 21/28 L
, H01L 21/302 J
, H01L 29/78 652 L
