特許
J-GLOBAL ID:200903025056953491

ローカルストレージのメモリ割付け方式と制御装置

発明者:
出願人/特許権者:
代理人 (1件): 加藤 朝道
公報種別:公開公報
出願番号(国際出願番号):特願平8-069008
公開番号(公開出願番号):特開平9-237217
出願日: 1996年02月29日
公開日(公表日): 1997年09月09日
要約:
【要約】【課題】ソフトウェアのメモリ割付けを変更せずにローカルメモリに使用頻度の高いプログラムを割付けることを可能とする方式及び装置の提供。【解決手段】使用頻度が高いプログラムが割り付けられているメモリ空間のアドレスを予めPROM5に格納しておき、装置立ち上げ時に、PROM読出し・テーブル設定回路6により、PROM5内のデータをアドレス変換テーブル4に設定し、CPU2が出力したアドレスとアドレス変換テーブル4内のアドレスとをアドレス比較器7にて比較し、一致した場合には、ローカルストレージ3をアクセスさせるように構成する。
請求項(抜粋):
演算処理装置(「CPU」という)からのアクセスを高速化するために、主記憶装置とは別に高速アクセス可能なローカルストレージを持つ情報処理装置のメモリアクセス制御方式であって、使用頻度の高いプログラムが存在するメモリ空間のアドレスを、書換可能な読み出し専用メモリ(「PROM」という)内にデータとして予め格納しておき、システム立ち上げ時に、前記PROM内のデータをアドレス変換テーブルに設定し、前記CPUからのアクセスアドレスが前記アドレス変換テーブル内に設定されたアドレスと一致した際、前記ローカルストレージをアクセスすることを特徴とするローカルストレージのメモリ割付け方式。
引用特許:
審査官引用 (2件)
  • 記憶装置
    公報種別:公開公報   出願番号:特願平3-150760   出願人:日本電気株式会社
  • メモリ制御回路
    公報種別:公開公報   出願番号:特願平5-153563   出願人:アイワ株式会社

前のページに戻る