保護回路とDC/DCコンバータおよびタイマーラッチ回路

発明者： ,
出願人/特許権者：
代理人 (2件)：磯村雅俊 , 渡邉昌幸
公報種別：公開公報
出願番号（国際出願番号）：特願2002-191361
公開番号（公開出願番号）：特開2004-040858
出願日： 2002年06月28日
公開日（公表日）： 2004年02月05日
要約：

【課題】DC/DCコンバータの負荷側の短絡等に起因する、当該DC/DCコンバータに設けたタイマーラッチ型保護回路の動作不良を回避する。【解決手段】DC/DCコンバータが具備する保護回路に設けられ、この保護回路が出力するスイッチング動作制御信号の出力制御に用いられるラッチ信号を生成するタイマラッチ回路であって、DC/DCコンバータの出力電圧異常を検出検知信号を出力する出力異常検知回路1と、出力異常検知回路1からの検知信号を所定時間遅らせてディレイ信号として出力する遅延時間回路2と、遅延時間回路2からのディレイ信号に基づき保護回路からのスイッチング動作制御信号の出力を停止させるラッチ信号を生成して出力するスイッチング出力ラッチ回路3とを有し、一時的な電源電圧の低下に伴うリセット動作を遅延時間回路2に対して無効とする構成とする。【選択図】図1

請求項（抜粋）：

入出力間に直列に接続されたコイルおよびダイオードと、上記コイルおよびダイオードの接続点と接地との間に接続されたスイッチング素子と有するDC/DCコンバータに設けられ、デッドタイムコントロール電圧を設定して昇圧PWMによる上記スイッチング素子のスイッチング制御を行うと共に出力電圧の異常を検出して該スイッチング制御を停止する保護回路であって、上記出力電圧の異常を検出して検知信号を出力する異常検知回路と、該異常検知回路からの上記検知信号を所定時間遅らせてディレイ信号として出力する遅延時間回路と、該遅延時間回路からの上記ディレイ信号に基づき上記スイッチング素子の発振制御を停止するラッチ信号を生成して出力するラッチ回路と、一時的な入力電源電圧の低下に伴うリセット動作を、上記遅延時間回路に対して無効にする手段とを有することを特徴とする保護回路。

IPC (1件)：

H02M3/155

FI (2件)：

H02M3/155 C , H02M3/155 H

Fターム (11件)：

5H730AA20 , 5H730AS04 , 5H730BB14 , 5H730DD04 , 5H730FD01 , 5H730XC05 , 5H730XC13 , 5H730XX05 , 5H730XX13 , 5H730XX23 , 5H730XX33

引用特許：

審査官引用 (6件)

スイッチングレギュレータ
公報種別：公開公報出願番号：特願平7-333732 出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
タイマ・ラッチ回路
公報種別：公開公報出願番号：特願平9-239197 出願人：富士電機株式会社
DC-DCコンバ-タの短絡保護回路
公報種別：公開公報出願番号：特願平4-122314 出願人：富士電機株式会社

全件表示

前のページに戻る