特許

J-GLOBAL ID：200903025125748242

電界効果トランジスタ

発明者： 中島 成 ,  山田 亨 ,  坂本 良二
出願人/特許権者： 住友電気工業株式会社
代理人 (1件)： 上代 哲司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-038100
公開番号（公開出願番号）：特開2000-235984
出願日： 1999年02月17日
公開日（公表日）： 2000年08月29日
要約：

【要約】【目的】 GaAs基板を用いた電界効果トランジスタにおいて、他の性能を損なうことなくドレイン耐圧の向上を図る。【構成】 このFETは、n+ 高濃度層(3a、3b)とゲート電極7端との間の基板表面に、P(リン)を含む層4を備えている。この領域ではP原子がAs空孔と置き換わり、As空孔による表面準位の形成を抑制し、安定なGaP化合物を形成している。その結果、この領域を介するリーク電流が減少し、高いドレイン耐圧が得られる。また、Si原子がAs空孔と置換する作用も抑制されるため、相互コンダクタンス等のFETの他の特性を損なうことがない。

請求項（抜粋）：

半絶縁性GaAs基板、ドナー不純物を含む該基板中に形成された活性層、前記活性層のキャリア濃度を制御するゲート電極とこのゲート電極を挟むソース、ドレインの各電極、前記ソース、ドレインの各電極下に設けられ、前記活性層よりも不純物濃度が高く、かつ前記基板の表面から前記活性層よりも深く形成された高濃度不純物層、とを少なくとも備える電界効果トランジスタにおいて、少なくとも前記ゲート電極と、前記高濃度不純物層との間の前記基板表面にP(リン)を含む表面層を備えることを特徴とする、電界効果トランジスタ。

IPC (2件)：

H01L 21/338 ,  H01L 29/812

Fターム (20件)：

5F102FA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK05 ,  5F102GL05 ,  5F102GR07 ,  5F102GR12 ,  5F102GR13 ,  5F102GR16 ,  5F102GS02 ,  5F102GS04 ,  5F102GT03 ,  5F102GV08 ,  5F102HC01 ,  5F102HC07 ,  5F102HC11 ,  5F102HC15 ,  5F102HC21

引用特許：

審査官引用 (3件)

• 特開平3-185842
  
• 特公昭60-042631
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-255592   出願人：株式会社リコー