特許

J-GLOBAL ID：200903025187085665

半導体装置及びその製造方法

発明者： 大場 伸和 ,  生田 敏雄 ,  酒井 峰一 ,  深田 毅 ,  鈴木 康利
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 伊藤 洋二
公報種別：公開公報
出願番号（国際出願番号）：特願平8-329975
公開番号（公開出願番号）：特開平10-170368
出願日： 1996年12月10日
公開日（公表日）： 1998年06月26日
要約：

【要約】【課題】 半導体圧力検出装置において、ゲージ抵抗-エピタキシャル層間のPN接合部に発生するリーク電流に対して、リーク特性の改善を図る。【解決手段】 P- 型シリコン基板1及びN- 型エピタキシャル層2からなる基板のうちP- 型シリコン基板1の一部を除去して形成したダイヤフラム部Cを有し、またN- 型エピタキシャル層2の表層部に形成されたゲージ抵抗3とN- 型エピタキシャル層2を電位固定するためのN+ 型拡散層6とを備えている。このとき、このN+ 型拡散層をダイヤフラム部Cの周囲を囲うように形成する。このN- 型拡散層6によって、N- 型エピタキシャル層2内における電位勾配を小さくすることができ、ゲージ抵抗3とN- 型エピタキシャル層2のPN接合における電位差を小さくすることができる。

請求項（抜粋）：

第1導電型の半導体基板(1)と、前記半導体基板(1)の表面に形成された第2導電型層(2)と、前記半導体基板(1)の裏面を除去して形成されたダイヤフラム部(C)と、前記ダイヤフラム部(C)のうち前記第2導電型層(2)の表層部に形成された第1導電型ゲージ抵抗(3)と、前記第2導電型層(2)の電位を固定するために形成された第2導電型領域(6)とを備え、前記第2導電型領域(6)は、前記ダイヤフラム部(C)の周囲を囲うように形成されていることを特徴とする半導体装置。

IPC (2件)：

G01L 9/04 101 ,  H01L 29/84

FI (2件)：

G01L 9/04 101 ,  H01L 29/84 B

引用特許：

審査官引用 (1件)

• 半導体複合センサ
  公報種別：公開公報   出願番号：特願平7-012299   出願人：株式会社日立製作所