特許
J-GLOBAL ID：200903025345785963
PLD上のメモリ内の情報に従って構築される論理回路を備えたストレージシステム
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人ウィルフォート国際特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2005-241198
公開番号（公開出願番号）：特開2007-058419
出願日： 2005年08月23日
公開日（公表日）： 2007年03月08日
要約：
【課題】 PLD上のメモリ内の情報に従って構築される論理回路を備えた装置において、そのメモリでソフトエラーが発生した場合に、その装置のスループットの劣化を抑えた制御を行えるようにする。【解決手段】 ストレージシステム100が、他の装置(1)とメディアドライブ150との間でのデータ転送を制御するPLD(217)と、プロセッサ(215)とを備える。PLD(217)が、PLDの外に存在する情報源(15)から入力された情報を記憶するメモリ(213)と、複数の回路要素から成る回路要素群(3)と、メモリ内の情報に従って回路要素群上で構築された論理回路(2)とを備える。プロセッサが、メモリでソフトエラーが発生したことを検出し、論理回路でエラーが生じたか否かを検出し、双方の検出の結果に応じた制御を行う。【選択図】図3
請求項（抜粋）：
他の装置との間でデータを送受信することができるストレージシステムにおいて、
送受信されるデータを記憶することができるメディアドライブと、
前記他の装置と前記メディアドライブとの間のデータ転送を制御するPLD(Programmable Logic Device)と、
プロセッサと
を備え、
前記PLDは、
前記PLDの外に存在する情報源から入力された、論理回路の構成を表した回路構成情報を記憶するメモリと、
複数の回路要素から成る回路要素群と、
前記メモリ内の回路構成情報に従って前記回路要素群上で構築された、前記データ転送を制御する論理回路と
を備え、
前記プロセッサが、
前記メモリでソフトエラーが発生したことを検出し、
前記論理回路でエラーが生じたか否かを検出し、
双方の検出の結果に応じた制御を行う、
ストレージシステム。
IPC (2件)：
FI (3件)：
G06F3/06 301G
, G06F3/06 306Z
, G11B20/10 D
5B065BA01
, 5B065CA11
, 5B065EA11
, 5D044AB01
, 5D044BC01
, 5D044CC09
, 5D044HL11
