特許

J-GLOBAL ID：200903025415508407

半導体装置およびその製造方法

発明者： 西山 彰 ,  有隅 修 ,  吉見 信
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-061370
公開番号（公開出願番号）：特開平9-260666
出願日： 1996年03月18日
公開日（公表日）： 1997年10月03日
要約：

【要約】【課題】素子特性の劣化を招かずに、SOI・MOSFETの基板浮遊効果を抑制すること。【解決手段】SOI・MOSFETにおいて、チャネル領域の部分を無歪みシリコンにより形成し、ソース拡散層19を歪みシリコンにより形成する。

請求項（抜粋）：

絶縁層上に形成された半導体膜と、この半導体膜上にゲート絶縁膜を介して形成されたゲート電極と、前記半導体膜に前記ゲート電極を介して互いに対向するように形成された1対のソース・ドレイン層とを具備してなり、前記1対のソース・ドレイン層のうち、少なくともソースとして使用される層は、その伝導帯と真空準位とのエネルギー差が前記半導体膜のそれよりも大きく、かつそのバンドギャップが前記半導体膜のそれよりも小さい物質からなる領域を有することを特徴とする半導体装置。

IPC (3件)：

H01L 29/786 ,  H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 29/78 616 V ,  H01L 29/78 301 B ,  H01L 29/78 617 V ,  H01L 29/78 618 A

引用特許：

審査官引用 (1件)

• シリコンオンインシュレータトランジスタ
  公報種別：公開公報   出願番号：特願平7-044256   出願人：三星電子株式会社