特許
J-GLOBAL ID：200903099514779076
シリコンオンインシュレータトランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願平7-044256
公開番号（公開出願番号）：特開平7-335888
出願日： 1995年03月03日
公開日（公表日）： 1995年12月22日
要約：
【要約】【目的】 バイポーラ誘導ブレークダウン現象を防止したSOIトランジスタを提供する。【構成】 シリコン基板100上に形成された埋没絶縁層102の上には、第1シリコン領域108c、Si1-x Gex 領域108bおよび第2シリコン領域108aのヘテロ構造体からなるソース領域108および第1シリコン領域110c、Si1-x Gex 領域110bおよび第2シリコン領域110aのヘテロ構造体からなるドレイン領域110がチャネル領域112を介して形成されている。Si1-x Gex 領域108bまたはSi1-x Gex 領域110bによりソースおよびドレイン電位障壁の高さが低くなるので、強い電界により発生した正孔は、Si1-x Gex 領域108bまたはSi1-x Gex 領域110bに吸収される。正孔がチャネル領域112に累積されないので、バイポーラ誘導ブレークダウン現象が防止される。
請求項（抜粋）：
半導体基板上に絶縁層を介して形成され、トランジスタの第1不純物領域および第2不純物領域とチャネル領域とを含むシリコン層を有するシリコンオンインシュレータトランジスタにおいて、前記トランジスタの前記第1不純物領域は、相異なる少なくとも二種の伝導体からなることを特徴とするシリコンオンインシュレータトランジスタ。
引用特許：
前のページに戻る
