特許
J-GLOBAL ID：200903025444426150
リードフレーム及びそれを用いた面実装パッケージ半導体電子部品の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐野 静夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-039507
公開番号（公開出願番号）：特開平8-236672
出願日： 1995年02月28日
公開日（公表日）： 1996年09月13日
要約：
【要約】【目的】 同一形状のリードフレームを用いて種々の配線パターンを網羅することにより、低コストで多種多様な部品に対応し得るリードフレームを用いて面実装パッケージ半導体電子部品を作製する。【構成】 都合6本のリード端子16a〜16fを一対ずつ対向して並列配置し、各対の端子間に共通のアイランド18a〜18cを一体形成してなるリードフレーム11を用い、このリードフレーム上に半導体チップ20を実装するに先立って、製造対象となる部品に適合するように、アイランド18a〜18c上の所要部位を打抜加工によって切断し、切断後、アイランド18a〜18cやリード端子16a〜16fの要不要部分を取捨選択して、製造中の部品に適合するリードフレームを作製することにより、チップ搭載部位の設定、リード端子の部位及び本数に任意性をもたせて、多種多様な配線に対応可能とする方法。
請求項（抜粋）：
チップ接続用アイランド数、端子数及び配線パターンがそれぞれ相違する複数の面実装パッケージ半導体電子部品に共通に使用可能なリードフレームであって、前記複数の面実装パッケージ半導体電子部品中の最多アイランド数及び最多端子数と同数のアイランド数及び端子数を有し、且つ、各アイランドと対応する端子間および/または各アイランド間をそれぞれ任意の切断可能域を挟んで一体に連続形成してなることを特徴とするリードフレーム。
IPC (2件)：
FI (2件)：
H01L 23/48 F
, H01L 25/04 A
