特許
J-GLOBAL ID：200903025444675568
半導体集積回路
発明者：
出願人/特許権者：
,
代理人 (7件)：
鈴江 武彦
, 村松 貞男
, 坪井 淳
, 橋本 良郎
, 河野 哲
, 中村 誠
, 河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-189665
公開番号（公開出願番号）：特開2004-032632
出願日： 2002年06月28日
公開日（公表日）： 2004年01月29日
要約：
【課題】回路規模を増大させることなく、パルス波形生成における波形生成の自由度を向上でき、さらに周期変調動作でもCPUの処理負荷が軽く、レスポンスが遅くならない半導体集積回路を提供する。【解決手段】デッドタイムを設定するための値を記憶するデッドタイム設定レジスタ17と、パルス幅を設定するための値を記憶するパルス幅設定レジスタ20と、前記デッドタイムを設定するための値と、前記パルス幅を設定するための値とを加算し、加算値を出力する加算器19と、経過時間をカウントし、経過時間を示すカウント値を出力するタイマカウンタ12と、タイマカウンタ12から出力された前記カウント値と、加算器19から出力された前記加算値とを比較する比較回路15と、比較回路15による比較結果に基づいて、パルス波形を生成する波形生成回路26とを有する。【選択図】 図1
請求項（抜粋）：
デッドタイムを設定するための値を記憶する第1記憶回路と、
パルス幅を設定するための値を記憶する第2記憶回路と、
前記第1記憶回路から出力された前記デッドタイムを設定するための値と、前記第2記憶回路から出力された前記パルス幅を設定するための値とを加算し、加算値を出力する加算回路と、
経過時間をカウントし、前記経過時間を示すカウント値を出力するタイマカウンタと、
前記タイマカウンタから出力された前記カウント値と、前記加算器から出力された前記加算値とを比較する第1比較回路と、
前記第1比較回路による比較結果に基づいて、パルス波形を生成する波形生成回路と、
を具備することを特徴とする半導体集積回路。
IPC (1件)：
FI (1件)：
Fターム (6件)：
5J001BB14
, 5J001BB21
, 5J001CC02
, 5J001CC04
, 5J001CC07
, 5J001DD01
