特許

J-GLOBAL ID：200903025451443397

容量性負荷の駆動回路及び表示装置

発明者： 椎名 一弘 ,  川本 幸司 ,  三浦 雅人 ,  大浦 仁 ,  大関 正一
出願人/特許権者： 株式会社日立製作所 ,  日立原町電子工業株式会社
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-181870
公開番号（公開出願番号）：特開平10-026952
出願日： 1996年07月11日
公開日（公表日）： 1998年01月27日
要約：

【要約】【課題】単純な回路構成にて、低消費電流の容量性負荷駆動回路を実現する。【解決手段】トーテムポール接続されたIGBTのうち上側IGBTのゲート・コレクタ間にPMOSを接続する。【効果】本発明によれば、多チャンネルのモノリシック化においてチップ面積を小型化できる。また本モノリシックICを用いてパネルを構成した場合、低消費システムとできる。

請求項（抜粋）：

トーテムポール接続される第1スイッチング素子及び第2スイッチング素子を備え、上記トーテムポール接続の一端,接続点、及び他端が、それぞれ電源,容量性負荷への出力、及び基準電位に接続され、上記第1スイッチング素子は、上記一端と上記接続点との間に接続され、上記第2スイッチング素子は、上記接続点と上記他端の間に接続され、上記トーテムポール接続の上記一端と、上記第1スイッチング素子の制御端子との間に、第3スイッチング素子を含む回路が接続されることを特徴とする容量性負荷の駆動回路。

IPC (2件)：

G09G 3/20 ,  H03K 17/56

FI (2件)：

G09G 3/20 J ,  H03K 17/56 Z

引用特許：

審査官引用 (6件)

• 特開昭64-053627
  
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平3-269990   出願人：日本電気株式会社
• 特開平3-119824
  
• 半導体回路
  公報種別：公開公報   出願番号：特願平5-015457   出願人：株式会社日立製作所, 日立原町電子工業株式会社
• 特開昭64-053627
  
• 特開平3-119824