特許
J-GLOBAL ID：200903025456534412
フラッシュメモリセルのしきい電圧調整回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
中川 周吉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-340790
公開番号（公開出願番号）：特開平9-185893
出願日： 1996年12月20日
公開日（公表日）： 1997年07月15日
要約：
【要約】【課題】 本発明は、フラッシュメモリセルのしきい電圧(VT )を精密に調整することができるようにしたフラッシュメモリセルのしきい電圧調整回路を提供することに目的がある。【解決手段】 本発明によるフラッシュメモリセルのしきい電圧調整回路はメモリセルのドレーン電流の量により変化する第1電圧を生成するための第1手段、上記第1電圧と基準電圧を比較して第2電圧を生成するための第2手段及び上記第2電圧により上記メモリセルのコントロールゲートにコントロールゲート電圧を供給するための第3手段により構成される。
請求項（抜粋）：
メモリセルのドレーン電流の量により変化する第1電圧を生成するための第1手段と、前記第1電圧と基準電圧を比較して第2電圧を生成するための第2手段と、前記第2電圧により前記メモリセルのコントロールゲートにコントロールゲート電圧を供給するための第3手段とにより構成されることを特徴とするフラッシュメモリセルのしきい電圧調整回路。
FI (2件)：
G11C 17/00 530 B
, G11C 17/00 510 A
