特許
J-GLOBAL ID：200903025475895876
非逐次アクセスの実効待ち時間が短いパイプライン・キャッシュシステム
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平7-185054
公開番号（公開出願番号）：特開平8-030454
出願日： 1995年06月29日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 本発明の目的は、非逐次メモリアクセスにおける実効待ち時間を短縮するための方法及び装置を提供することにある。【構成】 ヒットしたアドレスに応答して少なくとも1つのキャッシュ出力レコードを出力する多段式パイプライン・キャッシュで、出力レコードを出さないLクロックサイクルのアイドル期間後にレコードを出力するパイプライン・キャッシュと、分岐目標キャッシュ(BTC)であってそこでヒットした非逐次レコードアドレスに応答してアイドル期間中に少なくとも1つのレコードを出力するためのBTCとを具備した非逐次レコード・アクセス用の短い実効待ち時間を有するキャッシュを用いる。
請求項（抜粋）：
ヒットしたレコード・アドレスに応答して少なくとも1つのキャッシュ出力レコードを出力するものであって、レコードを出力しないLクロックサイクルのアイドル期間の後に前記少なくとも1つのキャッシュ出力レコードを出力する多段式パイプライン・キャッシュと、逐次レコード・アドレスを前記パイプライン・キャッシュに供給するシーケンサと、非逐次レコードの非逐次レコード・アドレスを出力するためのプロセッサコアと、を有する情報を処理するためのコンピュータシステムでそのシステムにおける非逐次レコード・アクセスのための実効待ち時間を短縮するための方法において、アイドル期間中に、分岐目標キャッシュ(BTC)でヒットした前記非逐次レコード・アドレスに応答してそのBTCから少なくとも1つのレコードを出力するステップ、を具備した方法。
IPC (3件)：
G06F 9/38 310
, G06F 12/08
, G06F 12/08 310
