特許

J-GLOBAL ID：200903025540403838

メモリ制御装置

発明者： 宮原 忠義
出願人/特許権者： 株式会社リコー
代理人 (1件)： 小島 俊郎
公報種別：公開公報
出願番号（国際出願番号）：特願2001-372231
公開番号（公開出願番号）：特開2003-173290
出願日： 2001年12月06日
公開日（公表日）： 2003年06月20日
要約：

【要約】【課題】 本発明はディレイ値をメモリシステムのCSごとに、かつ1本のDQSごとに設定可能とすることにより、DDR-SDRAMと制御ASIC間、またはCSで区切られているDDR-SDRAM間におけるDQSとデータバスの等長配線の制約緩和ができるメモリ制御装置を提供することを目的とする。【解決手段】 本発明のメモリ制御装置は、DDR-SDRAMを記憶手段としてデータの読み書きを行うメモリシステムに対し、データストローブ信号であるDQSを遅延させるためCPUからのアクセスによりディレイ調整可能なPDLを搭載し、更に1本のDQSごとにディレイ値をレジスタに設定可能とする。

請求項（抜粋）：

DDR-SDRAMを記憶手段としてデータの読み書きを行うメモリシステムに対し、データストローブ信号であるDQSを遅延させるためCPUからのアクセスによりディレイ調整可能なPDLを搭載するメモリ制御装置において、1本のDQSごとにディレイ値をレジスタに設定可能とすることを特徴とするメモリ制御装置。

IPC (2件)：

G06F 12/00 564 ,  G06F 12/00 597

FI (2件)：

G06F 12/00 564 D ,  G06F 12/00 597 D

Fターム (1件)：

5B060CC01

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-260449   出願人：沖電気工業株式会社