特許
J-GLOBAL ID：200903025635129580

半導体デバイス及び画像形成装置

発明者：
瀬古 保次

瀬古 保次 について


出願人/特許権者：
富士ゼロックス株式会社

富士ゼロックス株式会社 について


代理人 (1件)： 中島 淳 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-144801
公開番号（公開出願番号）：特開平11-340572
出願日： 1998年05月26日
公開日（公表日）： 1999年12月10日
要約：
【要約】【課題】 発光素子アレイを高密度に形成することができる半導体デバイス及び該半導体デバイスを用いた画像形成装置を得る。【解決手段】 マトリクス状に配置された複数のトランジスタ素子を備えたトランジスタアレイ31を、マトリクス状に配置された複数の発光素子を備えた発光素子アレイ29が形成された半導体基板上にモノリシックに形成する。また、発光素子アレイ29の同一行の発光素子の陰極を接続した陰極配線3の端部にパッド33を形成し、発光素子アレイ29の同一列の発光素子の陽極を接続した陽極配線4を列毎に各々異なるトランジスタ素子のコレクタに接続する。また、トランジスタアレイ31の同一行のトランジスタ素子のベースを接続したベース配線1の端部にパッド6を、トランジスタアレイ31の同一列のトランジスタ素子のエミッタを接続したエミッタ配線2の端部にパッド5を、各々形成する。
請求項（抜粋）：
複数の発光素子を備え、かつ半導体基板に形成された発光素子アレイと、入力端、出力端、及び制御端を備え、前記複数の発光素子のいずれかに前記入力端及び前記出力端の一方が接続されると共にマトリクス状に配列されたスイッチング素子を備え、かつ前記発光素子アレイとモノリシックに前記半導体基板に形成されたスイッチング素子アレイと、同一の列に配置された複数のスイッチング素子の各々の制御端、又は入力端及び出力端の他方を前記同一の列毎に異なる第1の外部接続端に接続した第1の接続手段と、同一の行に配置された複数のスイッチング素子の各々の制御端、又は入力端及び出力端の他方の前記第1の外部接続端に接続されていない側を前記同一の行毎に異なる第2の外部接続端に接続した第2の接続手段と、を備えた半導体デバイス。
IPC (4件)：
H01S 3/18 ,  B41J 2/44 ,  B41J 2/45 ,  B41J 2/455
FI (2件)：
H01S 3/18 ,  B41J 3/21 L
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM