特許
J-GLOBAL ID：200903025659303505

半導体装置

発明者：
疋田 純一

疋田 純一 について

, 
西村 勇

西村 勇 について


出願人/特許権者：
ローム株式会社

ローム株式会社 について


代理人 (2件)： 稲岡 耕作 ,  川崎 実夫
公報種別：公開公報
出願番号（国際出願番号）：特願2007-084526
公開番号（公開出願番号）：特開2007-184641
出願日： 2007年03月28日
公開日（公表日）： 2007年07月19日
要約：
【課題】半導体素子を、素子形成面が上(フェースアップ)になるようにパッケージする場合に、下地基板を使わずに、プリント基板等へのダイレクトな接続をすることができる半導体装置を実現する。【解決手段】半導体素子1の素子形成面には、素子形成面側での電気接続のためのバンプ電極20が配置されている。また、半導体素子1の素子形成面において、バンプ電極20が配置される領域の外側の領域には、パッド電極2が配置されている。パッド電極2の直下には、半導体素子1を貫通する貫通孔1aが形成されている。貫通孔1aには、バンプ6aが形成されており、このバンプ6aは、半導体素子1の裏面から突出している。【選択図】図1
請求項（抜粋）：
半導体素子と、 前記半導体素子の素子形成面に配置され、前記素子形成面側での電気接続のためのバンプ電極と、 前記バンプ電極が配置される領域の外側の領域に配置されたパッド電極と、 前記パッド電極の直下で前記半導体素子を貫通し、前記半導体素子の前記素子形成面と反対側の裏面から突出するバンプとを含む、半導体装置。
IPC (6件)：
H01L 21/60 ,  H01L 25/18 ,  H01L 25/07 ,  H01L 25/065 ,  H01L 21/320 ,  H01L 23/52
FI (3件)：
H01L21/92 602N ,  H01L25/08 Z ,  H01L21/88 J
Fターム (26件)：
5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH13 ,  5F033HH14 ,  5F033HH23 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ23 ,  5F033KK07 ,  5F033KK11 ,  5F033KK13 ,  5F033KK14 ,  5F033KK23 ,  5F033MM30 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR14 ,  5F033SS15 ,  5F033VV07
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM