半導体メモリ集積回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-200643
公開番号（公開出願番号）：特開平10-050050
出願日： 1996年07月30日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】一致信号およびリードデータレジスタの出力データのタイミングの設定を容易化し、チップ面積,消費電流やアクセス時間の増加要因を除去する。【解決手段】書き込み時の入力アドレスと対応の書込みデータとをそれぞれ記憶するアドレス入力レジスタ11,ライトデータレジスタ18と、読み出し時にこの読出しアドレスと上記アドレス入力レジスタ11のアドレスとを比較し一致に応答して一致信号HITを発生する比較回路14と、ライトデータレジスタ18の出力データWRとメモリセル13の読出しデータMCRとの供給を受け一致信号HITの供給に応答してデータWR,MCRのいずれか一方を選択出力データDSとして選択しこのデータDSを保持する小振幅リードデータレジスタ15とを備える。

請求項（抜粋）：

書き込み状態のとき入力する第1のアドレスと対応の書込みデータとをそれぞれ記憶する少なくとも1組の第1のアドレス保持手段と入力データ保持手段と、読み出し状態のとき入力する第2のアドレスを記憶する第2のアドレス保持手段と、前記読み出し状態において前記第2のアドレスと前記第1のアドレス保持手段の内容である前記第1のアドレスとを比較し一致に応答して一致信号を発生する比較手段と、前記入力データ保持手段の出力する保持出力データとメモリセルからの読出し出力データとの供給を受け前記一致信号の供給に応答して前記保持出力データおよび前記読出し出力データのいずれか一方を選択出力データとして選択しこの選択出力データを保持する出力データ保持手段とを備えることを特徴とする半導体メモリ集積回路。

IPC (3件)：

G11C 7/00 312 , G11C 11/413 , G11C 11/415

FI (3件)：

G11C 7/00 312 Z , G11C 11/34 J , G11C 11/34 301 C

引用特許：

審査官引用 (1件)

半導体記憶装置
公報種別：公開公報出願番号：特願平6-178464 出願人：株式会社東芝

前のページに戻る