特許
J-GLOBAL ID：200903025728986920
半導体装置における配線構造及びMOS型トランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
山本 孝久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-039342
公開番号（公開出願番号）：特開2001-284284
出願日： 1993年06月21日
公開日（公表日）： 2001年10月12日
要約：
【要約】【課題】下層導体領域のシート抵抗の低減を図ることができ、コンタクト抵抗や接合リークが増大することを抑制でき、しかもバリア性に優れた半導体装置における配線構造を提供する。【解決手段】半導体装置における配線構造は、半導体基板10に形成された下層導体領域18と、下層導体領域18を被覆する絶縁層22B上に形成された上層配線層32と、下層導体層と上層配線層とを電気的に接続する接続孔28とから成る。そして、接続孔28の底部には、半導体基板側から、単結晶CoSi2層20及び単結晶TiN層26が形成されている。
請求項（抜粋）：
半導体基板に形成された下層導体領域と、該下層導体領域を被覆する絶縁層上に形成された上層配線層と、該下層導体領域と上層配線層とを電気的に接続する接続孔とから成る、半導体装置における配線構造であって、接続孔の底部には、半導体基板側から、単結晶CoSi2層及び単結晶TiN層が形成されていることを特徴とする半導体装置における配線構造。
IPC (7件)：
H01L 21/28 301
, C23C 16/34
, H01L 21/285
, H01L 21/285 301
, H01L 21/768
, H01L 29/78
, H01L 21/336
H01L 21/28 301 S
, C23C 16/34
, H01L 21/285 C
, H01L 21/285 301 R
, H01L 21/90 D
, H01L 29/78 301 P
