特許

J-GLOBAL ID：200903025889264975

半導体装置

発明者： 佐々木 修 ,  大和 誠 ,  多田 元
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平8-334358
公開番号（公開出願番号）：特開平10-173068
出願日： 1996年12月16日
公開日（公表日）： 1998年06月26日
要約：

【要約】【課題】パワーICなどの横型高耐圧半導体装置において、寄生pnpトランジスタに流れる寄生電流を低減し、半導体チップの発熱を抑制する。【解決手段】p形シリコン基板1の表面層に第1p+ 領域2と第1p+ 領域2と離れてp形シリコン基板1の表面層にn- ウエル領域3を拡散等で形成し、n- ウエル領域3の表面層にp領域4と第1n+ 領域5を形成し、p領域4の表面層に第2n+ 領域6と第2p+ 領域7とを形成する。第1p+ 領域2上、第1n+ 領域上5に第1金属配線8および第2金属配線9を形成し、第2p+ 領域7上と第2n+ 領域6上とに共通の第3金属配線10を形成する。プッシュプル型出力回路の電源の低電位端子GNDと第1金属配線8とが接続され、電源の高電位端子VDHと第2金属配線9とが接続され、出力端子DOと第3金属配線10とが接続される。

請求項（抜粋）：

第1導電形半導体基板上に第1導電形の第1領域と第2導電形の第2領域とがそれぞれ選択的に形成され、第2領域の表面層に第2導電形の第3領域と第1導電形の第4領域とが分離され、且つ選択的に形成され、第4領域の表面層に第1導電形の第5領域と第2導電形の第6領域とがそれぞれ形成され、第1領域上、第3領域上、第5領域上および第6領域上に第1電極、第3電極、第5電極および第6電極がそれぞれ形成され、第5電極と第6電極とが導体で接続されることを特徴とする半導体装置。

IPC (2件)：

H01L 21/8238 ,  H01L 27/092

引用特許：

審査官引用 (3件)

• 特開平3-155156
  
• 特開昭62-217664
  
• 半導体装置
  公報種別：公開公報   出願番号：特願平4-103636   出願人：日本電気株式会社