特許
J-GLOBAL ID:200903025994246176

半導体集積回路およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 安富 耕二 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-005772
公開番号(公開出願番号):特開平10-303372
出願日: 1998年01月14日
公開日(公表日): 1998年11月13日
要約:
【要約】【課題】 シリコンを主材料とする抵抗体の抵抗値バラツキを低減させるものである。【解決手段】 絶縁層20に低温領域でa-Si23を形成し、この後不純物をイオン注入し、熱処理を加える。絶縁層に高温領域で直接ポリシリコンを付けるのと異なり、低温領域でa-Siを直接付けると、熱処理を加えても膜の表面は膜付け時のa-Si膜と実質変わらないほどの平坦で形成できる。従ってエッチングして抵抗体を形成すると、目的のサイズにエッチングでき抵抗値のバラツキが低減できる。また下層にシリコン窒化膜を配置すると更にバラツキを向上できる。
請求項(抜粋):
抵抗体が内蔵された半導体集積回路の製造方法であり、前記半導体集積回路の半導体層上に積層された絶縁層上にアモルファス状のシリコン層を形成し、前記シリコン層に不純物を導入した後、前記シリコン層の表面粗度を実質維持しながら熱処理して前記不純物を拡散し、この拡散されたシリコン層を所定の形状にエッチングし、このシリコン層を抵抗体として活用することを特徴とした半導体集積回路の製造方法。
IPC (3件):
H01L 27/04 ,  H01L 21/822 ,  H01L 21/265
FI (2件):
H01L 27/04 R ,  H01L 21/265 P
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る