特許
J-GLOBAL ID：200903026002235948
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-189645
公開番号（公開出願番号）：特開平7-045782
出願日： 1993年07月30日
公開日（公表日）： 1995年02月14日
要約：
【要約】【目的】 メモリに暗号化された情報を記憶し、これを復元して使用する半導体装置において、復元後のデータのプロービングを困難にする。【構成】 多層基板4に、暗号化データの復元用チップ2およびCPUチップ3をフェイスダウンボンディングし、そのチップ間の接続用の配線は多層基板の最上層より下側の層の配線層4aを使用して接続し、かつチップ2,3のバンプ2a,3aと接続されるパッド4cはチップの実装時にチップにより覆われる位置に設けられたバイアホール4bで配線4aに接続するように構成した。
請求項（抜粋）：
データの出力を行なう第1のチップと、この第1のチップにより出力されたデータを使用する第2のチップと、薄膜もしくは厚膜により形成され、上記第1,第2のチップがフェイスダウンボンディングにより搭載される多層基板と、上記多層基板の表面のチップ搭載位置に形成され、上記第1,第2のチップの相互に対向する辺に設けられたものはチップ搭載時にチップによって覆われる位置に形成されたパッドと、上記多層基板の層間に設けられ、上記第1,第2のチップ間の信号の伝達に使用される配線層と、上記第1,第2のチップの相互に対向する辺の周縁部に設けられ上記パッドと上記第1,第2のチップの接続のための配線層とを接続するバイアホールとを備えたことを特徴とする半導体装置。
引用特許：
前のページに戻る
