特許

J-GLOBAL ID：200903026056222850

メモリデ-タ配置方法及びデ-タ多重化装置

発明者： 佐藤 昭博
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 松田 正道
公報種別：公開公報
出願番号（国際出願番号）：特願平11-002344
公開番号（公開出願番号）：特開2000-201181
出願日： 1999年01月07日
公開日（公表日）： 2000年07月18日
要約：

【要約】【課題】 複数チャンネルのパケット列をSDRAMに格納する際に、SDRAMのアドレス生成が複雑になり、しかも、行アドレスが変わるたびにアクティブコマンドを発生しなければない回数が多くデータ転送効率よくないという課題がある。【解決手段】 複数チャンネルのパケット列をSDRAMに格納する際に、各チャンネル毎にSDRAMの列アドレスの先頭からパケット列を配置する。さらに、複数チャンネルのテーブル情報をSDRAMに格納する際に、各テーブル情報毎にSDRAMの列アドレスの先頭からテーブル情報を配置する。

請求項（抜粋）：

ディジタルデータを含むパケット列を複数チャンネル分入力し、入力された複数チャンネルのパケット列をシンクロナスダイナミックラムに格納し、前記シンクロナスダイナミックラムに格納された複数チャンネルのパケット列を多重化して多重パケット列を生成し出力するデータ多重化装置の前記シンクロナスダイナミックラムに前記複数チャンネルのパケット列を格納する際のメモリデータ配置方法であって、入力された複数チャンネルのパケット列を前記シンクロナスダイナミックラムに格納する際に、各チャンネル毎に列アドレスの先頭から配置することを特徴とするメモリデータ配置方法。

IPC (3件)：

H04L 12/56 ,  H04N 7/08 ,  H04N 7/081

FI (2件)：

H04L 11/20 102 F ,  H04N 7/08 Z

Fターム (16件)：

5C063AB03 ,  5C063AB07 ,  5C063AC10 ,  5K030GA03 ,  5K030HA08 ,  5K030JA01 ,  5K030KA02 ,  9A001BB03 ,  9A001BB04 ,  9A001BB05 ,  9A001CC03 ,  9A001DD10 ,  9A001EE02 ,  9A001FF05 ,  9A001JJ06 ,  9A001KK56

引用特許：

審査官引用 (1件)

• パケット組立装置
  公報種別：公開公報   出願番号：特願平8-129242   出願人：松下電器産業株式会社