半導体装置

発明者： , , , ,
出願人/特許権者：
代理人 (1件)： ▲角▼谷浩
公報種別：公開公報
出願番号（国際出願番号）：特願2006-322795
公開番号（公開出願番号）：特開2008-140805
出願日： 2006年11月30日
公開日（公表日）： 2008年06月19日
要約：

【課題】ソース-ドレイン間の耐圧を確保しつつ、その間隔の微細化を可能にした半導体装置を提供する。【解決手段】半導体装置は、P型シリコン基板1上に形成したN型エピタキシャルシリコン層5および両者の界面に埋設したN型埋込拡散層3からなる半導体基板と、N型エピタキシャルシリコン層5の主表面SからN型埋込拡散層3に達するトレンチ17と、トレンチ17内の側面を被覆するシリコン酸化膜18と、このシリコン酸化膜18を介してトレンチ17内を埋め込むとともにN型埋込拡散層3に接続する引き出し層19と、同主表面Sに設けたトレンチ9と、このトレンチ9内にシリコン酸化膜10aを介して設けたゲート電極11と、トレンチ9の両側面に設けたN型ソース拡散層13と、同主表面Sにおいてトレンチ17とN型ソース拡散層13との間に設けたトレンチ17aと、このトレンチ17a内に充填したシリコン酸化膜18aと、を備える。【選択図】図1

請求項（抜粋）：

半導体基板と、この半導体基板に埋設された埋め込み層と、前記半導体基板の主表面から前記埋め込み層に達する第1の溝と、この第1の溝内の側面を被覆して設けられた第1の絶縁体と、この第1の絶縁体を介して前記第1の溝内に埋め込まれるとともに前記埋め込み層に接続された第1の導電体と、前記半導体基板の主表面に設けられた第2の溝と、この第2の溝内に設けられた第2の導電体と、前記半導体基板の主表面において前記第2の溝の両側面に設けられた導電領域と、前記半導体基板の主表面において前記第1の溝と前記導電領域との間に設けられた第3の溝と、この第3の溝の内面に少なくとも設けられた第2の絶縁体と、を備える、半導体装置。

IPC (4件)：

H01L 29/78 , H01L 29/423 , H01L 29/49 , H01L 21/76

FI (6件)：

H01L29/78 652L , H01L29/58 G , H01L29/78 301W , H01L29/78 653A , H01L29/78 652R , H01L29/78 301R

Fターム (58件)：

4M104AA01 , 4M104BB01 , 4M104BB40 , 4M104DD04 , 4M104DD16 , 4M104DD19 , 4M104DD45 , 4M104DD55 , 4M104FF06 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 5F140AA39 , 5F140AB04 , 5F140AC21 , 5F140AC23 , 5F140BA01 , 5F140BB05 , 5F140BB06 , 5F140BC06 , 5F140BC12 , 5F140BD05 , 5F140BE07 , 5F140BF01 , 5F140BF04 , 5F140BF43 , 5F140BF53 , 5F140BF60 , 5F140BG04 , 5F140BG27 , 5F140BG31 , 5F140BG37 , 5F140BH05 , 5F140BH10 , 5F140BH25 , 5F140BH30 , 5F140BJ04 , 5F140BJ07 , 5F140BJ11 , 5F140BJ15 , 5F140BJ17 , 5F140BJ20 , 5F140BJ27 , 5F140BJ29 , 5F140BK09 , 5F140BK13 , 5F140BK15 , 5F140BK26 , 5F140BK29 , 5F140BK30 , 5F140BK38 , 5F140BK39 , 5F140CA03 , 5F140CB01 , 5F140CB03 , 5F140CC07 , 5F140CD02 , 5F140CE20

引用特許：

出願人引用 (1件)

縦型MOS半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2002-106318 出願人：三洋電機株式会社

前のページに戻る