縦型MOS半導体装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：芝野正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2002-106318
公開番号（公開出願番号）：特開2003-303960
出願日： 2002年04月09日
公開日（公表日）： 2003年10月24日
要約：

【要約】【課題】従来の縦型MOSトランジスタでは、寄生ジャンクションFET抵抗が高いため、MOSトランジスタのスイッチング時のON抵抗が大きく消費電力が高くなるという問題があった。【解決手段】本発明のMOSトランジスタ31では、第2のトレンチ46によりゲート電極48を形成している。そして、第1のトレンチ39および埋め込み層38によりドレイン取り出し領域を形成している。そのことで、P-型の拡散領域44下部領域のドレイン領域となるエピタキシャル層33には、寄生ジャンクションFETが無くなる。その結果、MOSトランジスタ31のON時における寄生抵抗を低減することができ、低消費電力化を実現できる。

請求項（抜粋）：

一導電型の半導体基板と、少なくとも前記基板表面に積層された逆導電型のエピタキシャル層と、前記基板と前記エピタキシャル層との間に形成される逆導電型の埋め込み層と、前記エピタキシャル層表面から前記埋め込み層に達する第1のトレンチと、前記埋め込み層と接続されるドレイン取り出し領域となる前記第1のトレンチ内に充填された逆導電型の多結晶シリコンと、前記エピタキシャル層表面から前記埋め込み層まで到達しない複数の第2のトレンチと、前記第2のトレンチ内面を被覆するゲート酸化膜と、前記第2のトレンチ内に逆導電型の多結晶シリコンが充填されて形成されたゲート電極と、前記第2のトレンチの側面に設けられたチャネル形成領域となる一導電型の拡散領域と、前記第2のトレンチに隣接し前記エピタキシャル層表面に設けられたソース領域となる逆導電型の拡散領域と、前記チャネル形成領域下部に位置し、ドレイン領域となる前記エピタキシャル層とを具備し、前記ドレイン領域を前記埋め込み層を介して前記ドレイン取り出し領域で前記エピタキシャル層表面まで導出することを特徴とする縦型MOS半導体装置。

Fターム (24件)：

5F140AA30 , 5F140AC21 , 5F140BA01 , 5F140BA16 , 5F140BB04 , 5F140BE07 , 5F140BF01 , 5F140BF04 , 5F140BF43 , 5F140BF53 , 5F140BG31 , 5F140BH25 , 5F140BH30 , 5F140BJ01 , 5F140BJ04 , 5F140BJ05 , 5F140BJ11 , 5F140BJ15 , 5F140BK13 , 5F140BK17 , 5F140CB00 , 5F140CC02 , 5F140CC07 , 5F140CD02

引用特許：

審査官引用 (7件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平10-365396 出願人：日産自動車株式会社
特開平3-270273
特開昭63-194367

全件表示

前のページに戻る