特許
J-GLOBAL ID：200903026185216521
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
花輪 義男
公報種別：公開公報
出願番号（国際出願番号）：特願平11-350021
公開番号（公開出願番号）：特開2001-168128
出願日： 1999年12月09日
公開日（公表日）： 2001年06月22日
要約：
【要約】【課題】 CSPと呼ばれる半導体装置において、封止膜形成後に、研磨により露出された柱状電極の上面の形状を所期の通りとする。【解決手段】 封止膜13を形成した後に、封止膜13の上面側を研磨して軟質眷属よりなる柱状電極12の上面を露出させる。このとき、研磨によって柱状電極12の上面側にダレ12aが発生する。次に、ダレ12aを含む柱状電極12の上面側をエッチングして、ダレ12aを除去し、柱状電極12の上面の形状を所期の通りとする。
請求項（抜粋）：
半導体基板上に複数の柱状電極を形成し、該柱状電極の周囲および上面を覆うように封止膜を形成し、該封止膜の上面側を研磨して前記柱状電極の上面を露出させ、この後、前記研磨により前記柱状電極の上面側に形成されたダレを除去することを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (4件)：
H01L 21/92 604 A
, H01L 21/92 602 F
, H01L 21/92 604 S
, H01L 23/12 L
