特許

J-GLOBAL ID：200903026283285485

堆積膜形成方法、半導体素子の製造方法、及び光電変換素子の製造方法

発明者： 矢島 孝博 ,  藤岡 靖 ,  酒井 明 ,  岡部 正太郎 ,  幸田 勇蔵 ,  澤山 忠志 ,  大利 博和 ,  金井 正博
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 丸島 儀一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-056624
公開番号（公開出願番号）：特開平10-313129
出願日： 1998年03月09日
公開日（公表日）： 1998年11月24日
要約：

【要約】【課題】 微結晶化の度合いを低下させることなく、微結晶i型半導体層の成膜速度を向上し、下に位置する層のダメージを抑制した微結晶i型半導体層の製造方法を提供する。微結晶化の度合いを低下させることなく、微結晶導電型層の成膜速度を向上し、下に位置する層のダメージを抑制した微結晶導電型層の製造方法を提供する。【解決手段】 基板上に非単結晶半導体からなる第1の導電型の半導体層を形成し、非晶質半導体からなる非晶質i型半導体層を形成し、微結晶半導体からなる微結晶i型半導体層をその成膜速度を減少させながら形成し、非単結晶半導体からなる第2の導電型の半導体層を形成する。基板上に非単結晶半導体からなる第1の導電型の半導体層を形成し、非晶質半導体からなる非晶質i型半導体層を形成し、微結晶半導体からなる微結晶i型半導体層を形成し、非単結晶半導体からなる第2の導電型の半導体層をその成膜速度を増大させながら形成する。

請求項（抜粋）：

基板上に非単結晶半導体からなる第1の導電型の半導体層を形成する工程と、該第1の導電型半導体層上に、非晶質半導体からなる実質的にi型の半導体層を形成する工程と、該非晶質半導体からなる実質的にi型の半導体層上に、微結晶半導体からなる実質的にi型の半導体層をその成膜速度を減少させながら形成する工程と、該微結晶半導体からなる実質的にi型の半導体層上に、非単結晶半導体からなる第2の導電型の半導体層を形成する工程と、を有する堆積膜形成方法。

IPC (2件)：

H01L 31/04 ,  H01L 21/205

FI (3件)：

H01L 31/04 T ,  H01L 21/205 ,  H01L 31/04 V

引用特許：

出願人引用 (3件)

• 半導体装置およびその製造法
  公報種別：公開公報   出願番号：特願平4-254186   出願人：鐘淵化学工業株式会社
• 特開昭62-132372
  
• 特開昭62-132372
  

審査官引用 (3件)

• 半導体装置およびその製造法
  公報種別：公開公報   出願番号：特願平4-254186   出願人：鐘淵化学工業株式会社
• 特開昭62-132372
  
• 特開昭62-132372