ヘテロ接合電界効果トランジスタ

発明者： , , , , , , , , , ,
出願人/特許権者：
代理人 (3件)：机昌彦 , 河合信明 , 谷澤靖久
公報種別：公開公報
出願番号（国際出願番号）：特願2003-272389
公開番号（公開出願番号）：特開2004-311921
出願日： 2003年07月09日
公開日（公表日）： 2004年11月04日
要約：

【課題】ソース抵抗及びドレイン抵抗を低減し、高出力特性及び雑音特性に優れたヘテロ接合電界効果トランジスタを提供する。【解決手段】ヘテロ接合電界効果トランジスタは、基板10上に順次に形成された、InxGa1-xN(0≦x≦1)から成るチャネル層12、AlyGa1-yN(0<y≦1)から成る電子供給層13、中間層14、及び、GaNから成るn形キャップ層15を有し、ゲート絶縁層13に接してゲート電極9が、n形キャップ層15に接してソース電極8S及びドレイン電極8Dが夫々形成されており、中間層14が、少なくとも1層のn形不純物層を含んでいる。これにより、電子供給層13とn形キャップ層15との間に発生する分極負電荷を、中間層14のイオン化正電荷によって相殺できるので、電子に対するバリヤを低減し、ソース抵抗及びドレイン抵抗を低減することができる。【選択図】図1

請求項（抜粋）：

基板上に順次に形成された、InxGa1-xN(0≦x≦1)から成るチャネル層、AlyGa1-yN(0<y≦1)から成る電子供給層、中間層、及び、GaNから成るn形キャップ層を有し、前記電子供給層に接してゲート電極が、前記n形キャップ層に接してソース電極及びドレイン電極が夫々形成されたヘテロ接合電界効果トランジスタであって、前記中間層が、1層のn形不純物層、又は、少なくとも1層のn形不純物層を含む積層膜として形成されることを特徴とするヘテロ接合電界効果トランジスタ。

IPC (3件)：

H01L21/338 , H01L29/778 , H01L29/812

FI (1件)：

H01L29/80 H

Fターム (15件)：

5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GJ10 , 5F102GK04 , 5F102GL04 , 5F102GL09 , 5F102GM04 , 5F102GN04 , 5F102GN08 , 5F102GN10 , 5F102GQ01 , 5F102GR04 , 5F102HC01 , 5F102HC04

前のページに戻る