特許
J-GLOBAL ID：200903026330944808
不揮発性半導体記憶装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-267033
公開番号（公開出願番号）：特開平11-111950
出願日： 1997年09月30日
公開日（公表日）： 1999年04月23日
要約：
【要約】【課題】 不揮発性半導体記憶装置に形成された配線抵抗における抵抗値のばらつきを低減する。【解決手段】 第1のポリシリコン18を選択的にエッチングすることにより配線抵抗体18Bを形成する。この配線抵抗体18B上にONO膜20を堆積し、配線抵抗体18Bの上面及び側面をONO膜20からなる保護絶縁膜20Bで覆う。その後、NAND型メモリセルの直列的に接続された各メモリセル間に、後酸化により耐圧用酸化膜26を形成する。配線抵抗体18Bの上面及び側面がONO膜20からなる保護絶縁膜20Bで覆われているので、この後酸化により、配線抵抗体18Bが酸化されることがなくなる。このため、配線抵抗体18Bにおける抵抗値のばらつきを低減することができる。
請求項（抜粋）：
電気的書き換えが可能な複数のメモリセルと、配線を抵抗として用いた配線抵抗素子とを、有する不揮発性半導体記憶装置であって、前記メモリセルは、半導体基板上に形成された第1の絶縁膜と、この第1の絶縁膜上に、第1の導電膜を選択的にエッチングすることにより形成された、電荷蓄積用のフローティングゲートと、このフローティングゲート上に、第2の絶縁膜を選択的にエッチングすることにより形成された、ゲート間絶縁膜と、このゲート間絶縁膜上に、第2の導電膜を選択的にエッチングすることにより形成された、コントロールゲートと、を備えるとともに、前記配線抵抗素子は、前記第1の絶縁膜上に、前記第1の導電膜を選択的にエッチングすることにより形成された、配線抵抗体と、この配線抵抗体の上面及び側面を覆うように、前記第2の絶縁膜を選択的にエッチングすることにより形成された、保護絶縁膜と、を備えている、ことを特徴とする不揮発性半導体記憶装置。
IPC (5件)：
H01L 27/115
, H01L 27/10 481
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 27/10 481
, H01L 29/78 371
