特許

J-GLOBAL ID：200903026334610394

溝を有する半導体装置およびその製造方法

発明者： 新田 哲也 ,  湊 忠玄
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-309022
公開番号（公開出願番号）：特開2002-118256
出願日： 2000年10月10日
公開日（公表日）： 2002年04月19日
要約：

【要約】【課題】 簡単な方法で溝内部の隙間を少なくするとともに半導体基板の表面上に残存する溝埋込用の絶縁膜の膜厚を薄くできる半導体装置およびその製造方法を提供する。【解決手段】 半導体基板1の主表面に素子と溝2とが交互に繰返し配置されており、溝2と交互に繰返し配置された複数の素子の各々は同じ動作モードで動作する構成(例えばSTM)を有し、かつ溝2を埋込む絶縁層3は素子の最も大きい電界がかかるpn接合よりも浅い位置(点線Lより浅い位置)に隙間を有していない。

請求項（抜粋）：

半導体基板の主表面に素子と溝とが交互に繰返し配置されており、前記溝と交互に繰返し配置された複数の前記素子の各々は同じ動作モードで動作する構成を有し、かつ前記溝を埋込む絶縁膜は前記素子の最も大きい電界がかかるpn接合の付近や前記pn接合よりも浅い位置に隙間を有していない、溝を有する半導体装置。

IPC (7件)：

H01L 29/78 652 ,  H01L 21/316 ,  H01L 21/76 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 27/08 331 ,  H01L 21/336

FI (8件)：

H01L 29/78 652 R ,  H01L 21/316 X ,  H01L 27/08 331 A ,  H01L 21/76 L ,  H01L 27/08 102 E ,  H01L 29/78 658 F ,  H01L 29/78 658 G ,  H01L 29/78 658 B

Fターム (34件)：

5F032AA35 ,  5F032AA36 ,  5F032AA37 ,  5F032AA44 ,  5F032AA46 ,  5F032AA70 ,  5F032AA77 ,  5F032BA01 ,  5F032BB06 ,  5F032CA17 ,  5F032CA24 ,  5F032DA25 ,  5F032DA44 ,  5F032DA74 ,  5F048AA04 ,  5F048AA05 ,  5F048AA07 ,  5F048AC06 ,  5F048BA14 ,  5F048BB05 ,  5F048BC03 ,  5F048BC12 ,  5F048BD07 ,  5F048BG14 ,  5F048DA00 ,  5F058BA20 ,  5F058BD01 ,  5F058BD04 ,  5F058BD10 ,  5F058BD15 ,  5F058BF04 ,  5F058BH02 ,  5F058BH12 ,  5F058BJ06

引用特許：

審査官引用 (3件)

• 特開平3-105947
  
• 特開昭60-124839
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-068333   出願人：株式会社東芝