特許
J-GLOBAL ID：200903052716305614

半導体装置の製造方法

発明者：
江川 秀光

江川 秀光 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-068333
公開番号（公開出願番号）：特開平9-260484
出願日： 1996年03月25日
公開日（公表日）： 1997年10月03日
要約：
【要約】【課題】溝形の素子分離領域に膨脹、収縮による歪みやボイドを発生させることなく高品質の酸化膜を埋め込む半導体装置の製造方法を提供する。【解決手段】基板に溝部を形成し、Si過剰なSi酸化膜、又はこれに平衡組成のSi酸化膜を積層した多層膜を埋め込んだのち熱処理を行い、過剰Siの酸化による体積膨脹と平衡組成のSi酸化膜の熱処理による体積収縮とを相殺することにより、溝部に高品質の酸化膜を埋め込むことができる。またプラズマCVDによる酸化膜の溝部への堆積工程において、バイアスエッチングを併用することにより、ボイドを生ずることなく酸化膜を溝部に埋め込むことができる。
請求項（抜粋）：
半導体基板に溝部を形成する工程と、前記溝部にシリコン過剰なシリコン酸化膜を堆積する工程と、前記溝部以外の前記シリコン過剰なシリコン酸化膜を除去する工程と、前記シリコン過剰なシリコン酸化膜を酸化する環境において熱処理する工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/76 ,  H01L 21/316
FI (2件)：
H01L 21/76 L ,  H01L 21/316 X
引用特許：
審査官引用 (19件)
  • 特開昭63-092045
  • 特開昭58-168259
  • 特開昭60-148141
全件表示

前のページに戻る

TOP

BOTTOM