半導体素子

発明者：
出願人/特許権者：
代理人 (1件)：高野則次
公報種別：公開公報
出願番号（国際出願番号）：特願平10-124234
公開番号（公開出願番号）：特開平11-307552
出願日： 1998年04月17日
公開日（公表日）： 1999年11月05日
要約：

【要約】【課題】 MESFETの高周波化を図るためにゲート電極を細く形成するとこの切断が生じた。【解決手段】 MESFETのゲート電極8を複数のゲート細条部12aとゲート連結部15とパッド部18とループ形成部22で構成する。細条部12aの段差部9上に配置される第1の部分23の幅を活性層上の第2の部分24の幅よりも広くする。ゲート細条部12aの隣り合うものをループ形成部22で接続する。

請求項（抜粋）：

電流の通路となる単一又は複数の半導体層を有する半導体基体と、前記半導体基体の一方の主面上に設けられた少なくとも第1、第2及び第3の電極とを有し、前記第1の電極は互いに並置された複数の第1の細条部と前記複数の第1の細条部の一方の端を相互に接続している第1の連結部とを有し、前記第2の電極は互いに並置され且つ前記複数の第1の細条部の相互間に配置されている複数の第2の細条部と前記複数の第2の細条部の一端を相互に接続している第2の連結部とを有し、前記第3の電極は前記第1の細条部に並置された複数の第3の細条部とこの複数の第3の細条部の一端を相互に接続している第3の連結部とを有し、前記半導体層の前記第1、第2及び第3の細条部の下方の主動作領域がこれを囲む周辺領域から台形状に突出する部分に配置され、前記第1の連結部は前記周辺領域に配置されている半導体素子において、前記第1の細条部が前記台形状に突出する部分の傾斜面に配置されている第1の部分とこの第1の部分に連続し且つ前記台形状に突出している部分の上面に配置されている第2の部分とを有し、前記第1の部分の幅が前記第2の部分の幅よりも広く設定されていることを特徴とする半導体素子。

IPC (3件)：

H01L 21/338 , H01L 29/812 , H01L 29/778

FI (2件)：

H01L 29/80 L , H01L 29/80 H

引用特許：

審査官引用 (3件)

特開平3-014243
半導体装置
公報種別：公開公報出願番号：特願平3-329988 出願人：日本ビクター株式会社
特開昭61-059782

前のページに戻る