特許
J-GLOBAL ID：200903026590323548
液晶表示素子
発明者：
,
出願人/特許権者：
代理人 (8件)：
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2007-145538
公開番号（公開出願番号）：特開2008-299114
出願日： 2007年05月31日
公開日（公表日）： 2008年12月11日
要約：
【課題】観察側基板の内面に複数の画素電極とTFTと走査線及び信号線を設け、反対側基板の内面に対向電極を設けた反射型アクティブマトリックス液晶表示素子において、観察側から入射した光の反射光によるTFTの誤動作を無くし、良好な表示を得る。【解決手段】観察側基板1の内面に、複数の画素電極4と、これらの画素電極4に接続された複数のTFT5と、複数の走査線及び信号線とを設け、反対側基板2の内面に、複数の画素電極4とそれぞれ対向する領域により複数の画素を形成する対向電極17と、前記複数の画素の配列領域に対応させて形成され、複数の画素に対応する領域以外の領域のうちの少なくともTFT5に対応する部分に欠落部19を有し、観察側から入射した光を欠落部19以外の領域において観察側へ反射する反射面18とを形成した。【選択図】図1
請求項（抜粋）：
予め定めた間隙を設けて対向配置された観察側とその反対側の一対の基板と、
前記一対の基板間の間隙に封入された液晶層と、
前記一対の基板の互いに対向する内面のうちの前記観察側の基板の内面に、行方向及び列方向に配列させて形成された複数の画素電極と、
前記観察側の基板の内面に、前記複数の画素電極にそれぞれ対応させて配置され、対応する前記画素電極に接続された複数の薄膜トランジスタと、
前記観察側の基板の内面に、前記複数の画素電極の行毎に設けられ、各行の前記複数の薄膜トランジスタにゲート信号を供給する複数の走査線と、
前記観察側の基板の内面に、前記複数の画素電極の列毎に設けられ、各列の前記複数の薄膜トランジスタにデータ信号を供給する複数の信号線と、
前記反対側の基板の内面に、前記複数の画素電極と対向させて設けられ、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極と、
前記反対側の基板の内面と外面のいずれか一方に、前記複数の画素の配列領域に対応させて形成され、前記複数の画素に対応する領域以外の領域のうちの少なくとも前記複数の薄膜トランジスタに対応する部分に欠落部を有し、前記観察側から入射した光を前記欠落部以外の領域において前記観察側へ反射する反射面と、
を備えることを特徴とする液晶表示素子。
IPC (2件)：
FI (2件)：
G02F1/1368
, G02F1/1335 520
2H091FA16Y
, 2H091FC02
, 2H091FD04
, 2H091FD23
, 2H091GA03
, 2H091GA13
, 2H091LA03
, 2H091LA16
, 2H092GA19
, 2H092JA26
, 2H092JA28
, 2H092JA34
, 2H092JA37
, 2H092JA41
, 2H092JA46
, 2H092JA47
, 2H092JB08
, 2H092JB13
, 2H092JB56
, 2H092KA05
, 2H092KA18
, 2H092NA01
, 2H092NA24
, 2H092PA12
