特許

J-GLOBAL ID：200903026631019590

シリコン・オン・インシュレータ(SOI)の静電気放電防止ダイオード構造体及びその形成方法

発明者： フレデリック・ティ・ブラディ ,  ナディム・エフ・ハダッド ,  アーサー・エデンフェルド
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-057668
公開番号（公開出願番号）：特開平7-015016
出願日： 1994年03月28日
公開日（公表日）： 1995年01月17日
要約：

【要約】【目的】 シリコン・オン・インシュレータ(SOI)基板に形成されたトランジスタの静電気放電を防止する。【構成】 SOI基板18に伸びるトレンチ領域にダイオード18/24が形成される。通常の処理の間に、基板の型とは反対の型のドーパントがトレンチに注入される。トレンチの側壁の勾配は、側壁のマスキングを防ぎ、良好なステップ・カバレージを得るために緩やかにする必要がある。

請求項（抜粋）：

シリコン・オン・インシュレータ回路に用いられる静電気放電防止ダイオード構造体であって、中にトランジスタを形成するように準備されたシリコン・オン・インシュレータ基板と、上記シリコン・オン・インシュレータ基板に形成されており、上記基板と上記回路の間に静電気放電電流経路を与えるダイオードと、を含む静電気放電防止ダイオード構造体。

IPC (2件)：

H01L 29/786 ,  H01L 27/12

引用特許：

審査官引用 (2件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平4-149510   出願人：セイコーエプソン株式会社
• 特開平4-280456