特許

J-GLOBAL ID：200903026797533968

半導体装置の製造方法

発明者： 小林 正樹
出願人/特許権者： 株式会社東芝
代理人 (1件)： 大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-257179
公開番号（公開出願番号）：特開2001-085447
出願日： 1999年09月10日
公開日（公表日）： 2001年03月30日
要約：

【要約】【課題】 能動層に形成するリセス部の寸法のばらつきを抑えた半導体装置の製造方法を提供すること。【解決手段】 半導体基板21上の複数箇所に能動層22を形成する第1工程と、半導体基板21上にホトレジスト層25を形成する第2工程と、半導体基板21の能動層22内のリセス形成予定領域および半導体基板の能動層以外の領域のホトレジスト層に開口部26、27を形成する第3工程と、ホトレジスト層25の開口部26を通して半導体基板21をドライエッチングする第4工程とからなっている。

請求項（抜粋）：

半導体基板上の複数箇所に能動層を形成する第1工程と、前記半導体基板上にホトレジスト層を形成する第2工程と、前記半導体基板の前記能動層内のリセス形成予定領域および前記半導体基板の前記能動層以外の領域の前記ホトレジスト層に開口部を形成する第3工程と、前記ホトレジスト層の前記開口部を通して前記半導体基板をドライエッチングする第4工程とからなる半導体装置の製造方法。

IPC (2件)：

H01L 21/338 ,  H01L 29/812

Fターム (11件)：

5F102GA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GR04 ,  5F102GS09 ,  5F102GT02 ,  5F102HC07 ,  5F102HC16 ,  5F102HC19 ,  5F102HC29

引用特許：

出願人引用 (2件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平11-158272   出願人：日本電気株式会社
• 特開平3-087036
  

審査官引用 (2件)

• 特開平3-087036
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平11-158272   出願人：日本電気株式会社