特許
J-GLOBAL ID:200903026892416839
PLL周波数シンセサイザ、半導体集積回路および通信装置
発明者:
出願人/特許権者:
代理人 (6件):
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
公報種別:公開公報
出願番号(国際出願番号):特願2005-198976
公開番号(公開出願番号):特開2007-019840
出願日: 2005年07月07日
公開日(公表日): 2007年01月25日
要約:
【課題】 消費電力を低減することが可能な、動作の安定性が高いPLL周波数シンセサイザ、半導体集積回路および通信装置を提供する。【解決手段】 可変分周器は、複数段のD-FF21,22,23,・・・で構成される。D-FF21において、スイッチ回路SW1〜SW5がオフ状態のとき、トランジスタTr1,Tr3によってバイアス電流I1,I3が流れる。スイッチ回路SW1〜SW5がオン状態のとき、トランジスタTr1〜Tr4によってバイアス電流I1〜I4が流れる。また、Q端子36およびQX端子37から出力される信号の電圧振幅は、常に(Ibias×RL)/2となる。したがって、可変分周器の消費電力を低減することが可能になる。【選択図】 図3
請求項(抜粋):
位相同期ループによる発振周波数制御を行なって所望の発振周波数の発振クロック信号を生成するPLL周波数シンセサイザであって、
所定の周波数の基準クロック信号を生成する基準発振器、
前記基準クロック信号を所定の分周比で分周して出力する基準分周器、
複数段の分周回路で構成され、前記発振クロック信号を可変分周比で分周して出力する可変分周器、
前記基準分周器の出力信号と前記可変分周器の出力信号の位相を比較し、比較結果に応じた位相差信号を出力する位相比較器、
前記位相差信号に応じた発振周波数の前記発振クロック信号を生成する発振回路、および
前記基準分周器の分周比と前記可変分周器の可変分周比を設定して位相同期ループによる発振周波数制御を行なうとともに、前記可変分周器の動作周波数帯域が前記所望の発振周波数を含むように、前記可変分周器を構成する前記複数段の分周回路のバイアス電流値を変化させる制御回路を備える、PLL周波数シンセサイザ。
IPC (4件):
H03L 7/08
, H03L 7/183
, H03K 23/00
, H03K 3/286
FI (4件):
H03L7/08 N
, H03L7/18 B
, H03K23/00 B
, H03K3/286 F
Fターム (17件):
5J034AB03
, 5J034CB01
, 5J034DB03
, 5J106AA04
, 5J106BB10
, 5J106CC01
, 5J106CC21
, 5J106CC41
, 5J106CC53
, 5J106DD32
, 5J106GG09
, 5J106HH03
, 5J106KK40
, 5J106LL06
, 5J106PP03
, 5J106RR18
, 5J106SS04
引用特許:
出願人引用 (1件)
審査官引用 (5件)
全件表示
前のページに戻る