特許
J-GLOBAL ID：200903026955816522

半導体装置及びその製造方法

発明者：
伊藤 信哉

伊藤 信哉 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 天野 広
公報種別：公開公報
出願番号（国際出願番号）：特願平11-236454
公開番号（公開出願番号）：特開2001-060624
出願日： 1999年08月24日
公開日（公表日）： 2001年03月06日
要約：
【要約】【課題】開口面積の異なるコンタクトと局所配線とが同層に存在していても、基板を過剰に掘ることなく、エッチングすることを可能にする。【解決手段】エッチング防止層を窒化シリコン膜3/酸化シリコン膜4/窒化シリコン膜5の3層構造とし、それらの膜厚をシリコン基板1に近い方から順に厚くする。コンタクト部と局所配線部との間のエッチング量の差を緩衝することができ、コンタクト開口部8及び局所配線開口部9を同時に良好に形成できる。
請求項（抜粋）：
半導体基板と、前記半導体基板上に形成されたエッチング防止層と、を備える半導体装置において、前記エッチング防止層は、前記半導体基板上に形成された第一の窒化シリコン層と、前記第一の窒化シリコン層上に形成された酸化シリコン層と、前記酸化シリコン層上に形成された第二の窒化シリコン層と、からなるものであることを特徴とする半導体装置。
IPC (3件)：
H01L 21/768 ,  H01L 29/78 ,  H01L 21/336
FI (3件)：
H01L 21/90 M ,  H01L 21/90 C ,  H01L 29/78 301 Y
Fターム (19件)：
5F033HH19 ,  5F033JJ19 ,  5F033MM01 ,  5F033NN01 ,  5F033QQ21 ,  5F033QQ23 ,  5F033QQ35 ,  5F033QQ37 ,  5F033RR04 ,  5F033RR06 ,  5F033TT02 ,  5F033WW02 ,  5F033XX04 ,  5F040DA29 ,  5F040DB01 ,  5F040DC01 ,  5F040EH07 ,  5F040EK05 ,  5F040FC22
引用特許：
出願人引用 (2件)
  • 接続孔の形成方法
    公報種別：公開公報   出願番号：特願平9-348406   出願人：ソニー株式会社
  • 特開昭63-182839
審査官引用 (2件)
  • 接続孔の形成方法
    公報種別：公開公報   出願番号：特願平9-348406   出願人：ソニー株式会社
  • 特開昭63-182839

前のページに戻る

TOP

BOTTOM