特許
J-GLOBAL ID:200903027100356717
高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型MOSFET
発明者:
,
出願人/特許権者:
代理人 (1件):
大島 陽一 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-351586
公開番号(公開出願番号):特開平8-250731
出願日: 1995年12月26日
公開日(公表日): 1996年09月27日
要約:
【要約】【課題】 ブレイクダウン電圧を高く維持したまま、低いオン抵抗を実現するバーチカルトレンチ型MOSFETを提供する。【解決手段】 トレンチ内に形成されたゲートを有する、スイッチングMOSFETが、前記トレンチに隣接する比較的高い抵抗率の領域と、トレンチから離れたところに設けられる比較的低抵抗率の領域とを有するドレインを有する。ドレインは、MOSFETセルの中央領域における抵抗率よりも更に低い抵抗率を有するデルタ層も含む。高い抵抗率の領域によって、トレンチのエッジ部分(特にコーナー部分)における電界強度が制限され、ゲート酸化層が損なわれることが回避される。中央部のデルタ層によって、ブレークダウンの発生がゲート酸化層から離れたMOSFETセルの中央部近傍に集中するようにされ、かつオン状態のときにMOSFETの抵抗率を下げる効果が得られる。
請求項(抜粋):
トレンチとその中に配置されたゲートとを有する半導体メンバと、前記半導体メンバに於て前記トレンチに隣接して配置された第1導電型のソース領域と、前記半導体メンバに於て前記ソース領域に隣接して配置された第2導電型のボディ領域と、前記半導体メンバに於て前記ボディ領域に隣接して配置された前記第1導電型のドレイン領域とを有するMOSFETであって、前記ドレイン領域が、濃いドープをなされた領域と、前記濃いドープをなされた領域の上層をなし、かつ隣接するように配置され、前記濃いドープをなされた領域に於ける前記第1導電型のドーパント濃度よりも低い前記第1導電型のドーパント濃度を有するドリフト領域と、前記トレンチの底部に隣接して設けられた高い抵抗率との領域とを有し、前記高い抵抗率の領域が前記ドリフト領域に於ける前記第1導電型のドーパント濃度よりも低い前記第1ドーパント濃度を有することを特徴とするMOSFET。
FI (2件):
H01L 29/78 652 H
, H01L 29/78 653 C
引用特許:
出願人引用 (10件)
-
特開昭63-174373
-
電界効果トランジスタ及びその製造方法
公報種別:公開公報
出願番号:特願平5-202595
出願人:シリコニックス・インコーポレイテッド
-
特開昭64-082564
-
特開昭59-132671
-
特開昭63-133678
-
特開平3-049266
-
特開昭62-115873
-
特開昭57-042164
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願平4-191578
出願人:三菱電機株式会社
-
特表平5-506335
全件表示
審査官引用 (15件)
-
特開昭63-174373
-
特開昭63-174373
-
電界効果トランジスタ及びその製造方法
公報種別:公開公報
出願番号:特願平5-202595
出願人:シリコニックス・インコーポレイテッド
-
特開昭64-082564
-
特開昭64-082564
-
特開昭59-132671
-
特開昭59-132671
-
特開昭63-133678
-
特開昭63-133678
-
特開平3-049266
-
特開平3-049266
-
特開昭62-115873
-
特開昭62-115873
-
特開昭57-042164
-
特開昭57-042164
全件表示
前のページに戻る