特許

J-GLOBAL ID：200903027112880160

ネットワーク機器及びネットワークシステム

発明者： 高橋 敏男
出願人/特許権者： 株式会社リコー
代理人 (3件)： 柏木 慎史 ,  小山 尚人 ,  柏木 明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-319346
公開番号（公開出願番号）：特開2004-153742
出願日： 2002年11月01日
公開日（公表日）： 2004年05月27日
要約：

【課題】比較的小規模なネットワークシステムでも、省エネルギーモードから通常モードに復帰することなくステータス要求に対して応答できるようにする。【解決手段】省エネルギーモード時にASICを作動させ、ネットワークコントローラ213を介して受信する受信フレームの内容を判定し、受信フレームの内容がステータス要求であると判定した場合には送信要求ビットをセットし、送信要求ビットがセットされた場合にシステム中に設けられたCPUと独立して設けられたステータスレジスタ215が記憶するステータス情報等を参照してステータスフレームを作成し、作成したステータスフレームをDMAコントローラ217によってネットワークコントローラ213に転送することで、省エネルギーモード時に外部機器からステータス要求を受信した場合、省エネルギーモードを維持したままステータス要求に応じることが可能となる。【選択図】 図1

請求項（抜粋）：

ネットワーク接続されたコンピュータからの動作指令によって作動するネットワーク機器において、 前記ネットワークを介して外部機器とアクセスする機能を有するネットワークコントローラとシステム共有のメモリにアクセスする機能を有するDMAコントローラとを内蔵するASICを備え、 前記ASICは、 前記ネットワークコントローラを介して受信する受信フレームの内容を判定する比較手段と、 前記比較手段への動作クロックの供給を制御する制御手段と、 前記受信フレームの内容がステータス要求であると前記比較手段が判定した場合、送信要求ビットをセットする送信要求ビットセット手段と、 前記システム中に設けられたCPUと独立して設けられ、ステータス情報及び自己の送信元アドレスを記憶するステータスレジスタと、 前記ステータスレジスタが記憶する前記ステータス情報及び前記送信元アドレスを参照してステータスフレームを作成するステータスフレーム作成手段と、 前記送信要求ビットがセットされると、前記ステータスフレーム作成手段によってステータスフレームを作成し、作成したステータスフレームを前記DMAコントローラによって前記ネットワークコントローラに転送する手段と、 を具備して、省エネルギーモード時にも給電される直接アクセス制御ユニットを含み、 前記省エネルギーモード時に前記ネットワークのリンク状態の変化を検出するリンク検出手段と、 前記リンク状態がDOWNしたときは前記直接アクセス制御ユニットへのクロック信号の供給を停止させ、前記リンク状態がUPしたときは前記供給を再開する節電手段と、 をさらに備えている、 ことを特徴とするネットワーク機器。

IPC (2件)：

H04N1/00 ,  G06F3/12

FI (3件)：

H04N1/00 C ,  H04N1/00 107Z ,  G06F3/12 K

Fターム (11件)：

5B021AA30 ,  5B021BB10 ,  5B021CC05 ,  5C062AA05 ,  5C062AA13 ,  5C062AA35 ,  5C062AB38 ,  5C062AB49 ,  5C062AC34 ,  5C062AE15 ,  5C062BA00

引用特許：

審査官引用 (2件)

• ネットワーク機器システム
  公報種別：公開公報   出願番号：特願2000-290868   出願人：株式会社リコー
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平11-055572   出願人：富士通株式会社