特許
J-GLOBAL ID：200903027209993776

液晶表示装置制御回路

発明者：
永戸 秀和

永戸 秀和 について

, 
宮崎 喜芳

宮崎 喜芳 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2005-172053
公開番号（公開出願番号）：特開2006-349720
出願日： 2005年06月13日
公開日（公表日）： 2006年12月28日
要約：
【課題】 従来の液晶表示装置制御回路は、表示画素数や表示モードによってドライバ部の消費電力を適切に削減することが困難である問題がある。【解決手段】 本発明にかかる液晶表示装置制御回路は、表示部107の表示状態を制御する第1の信号と、表示部107に表示する画像データに対応する第2の信号とが入力され、第1の信号の1周期の第2の信号のクロック数をカウントし、カウント値を出力するカウンター101と、第1の信号の1周期内に含まれる第2の信号のクロック数をラッチして1周期CLK数を出力するラッチ回路103と、1周期CLK数に基づいて基準カウント値を生成する基準カウント値回路104と、前記基準カウント値と前記カウント値とに基づいて、ドライバ部106の電流能力を変更するドライバ制御信号を生成するコンパレータ105とを有するものである。【選択図】図1
請求項（抜粋）：
表示部の表示状態を制御する第1の信号と、 前記表示部に表示する画像データに対応する第2の信号とが入力され、 前記第1の信号の1周期の前記第2の信号のクロック数をカウントし、カウント値を出力するカウンターと、 前記第1の信号の1周期内に含まれる前記第2の信号のクロック数をラッチして1周期CLK数を出力するラッチ回路と、 前記1周期CLK数に基づいて基準カウント値を生成する基準カウント値回路と、 前記基準カウント値と前記カウント値とに基づいて、ドライバ部の電流能力を変更するドライバ制御信号を生成するコンパレータとを有する液晶表示装置制御回路。
IPC (4件)：
G09G 3/36 ,  G09G 3/20 ,  G02F 1/133 ,  H04N 5/66
FI (7件)：
G09G3/36 ,  G09G3/20 611A ,  G09G3/20 612R ,  G09G3/20 612U ,  G09G3/20 623B ,  G02F1/133 505 ,  H04N5/66 102B
Fターム (39件)：
2H093NA06 ,  2H093NA43 ,  2H093NC10 ,  2H093NC12 ,  2H093NC25 ,  2H093NC26 ,  2H093NC27 ,  2H093NC49 ,  2H093ND39 ,  2H093NH14 ,  2H093NH15 ,  5C006AF42 ,  5C006AF45 ,  5C006AF51 ,  5C006AF52 ,  5C006AF53 ,  5C006AF61 ,  5C006AF69 ,  5C006AF71 ,  5C006BC03 ,  5C006BC11 ,  5C006BC16 ,  5C006BF14 ,  5C006BF22 ,  5C006BF24 ,  5C006FA01 ,  5C006FA47 ,  5C058AA06 ,  5C058BA04 ,  5C058BA26 ,  5C058BB10 ,  5C080AA10 ,  5C080BB05 ,  5C080DD26 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080KK07 ,  5C080KK47
引用特許：
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM