特許

J-GLOBAL ID：200903027289583441

バーストカウンター回路

発明者： 高橋 弘行
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-339646
公開番号（公開出願番号）：特開平10-188566
出願日： 1996年12月19日
公開日（公表日）： 1998年07月21日
要約：

【要約】【課題】 バーストカウンター回路において、クロック入力から出力までの高速化を図り、同時に、回路の素子数の削減も図る。【解決手段】 バースト用アドレスのデコード論理回路の後に入力レジスタ回路を設置し、これにバーストカウンター用レジスタとしての機能も併せもたせる。クロック入力は直接このレジスタに入力され、レジスタ出力が直接内部メモリに伝わるようにし、この出力は同時に各レジスタ直前に設けられたスイッチ回路を介して別のレジスタにフィードバックされる。このスイッチ回路の選択制御は、デコードされる前のバースト用アドレス信号の下位ビットの一部を使って発生し、バーストシーケンスを行う。

請求項（抜粋）：

2ビット以上のバースト用アドレス信号を有する同期式メモリ回路において、前記バースト用アドレス信号をデコードしたデコード信号が入力される入力レジスタと、前記デコード信号をバースト動作時にシフトさせるスイッチ回路と、当該スイッチ回路を制御してシフトさせる順序を決定する信号をデコード前のバースト用アドレス信号の一部を用いて発生させる制御信号発生手段とを有していることを特徴とするバーストカウンター回路。

IPC (4件)：

G11C 11/41 ,  G11C 7/00 312 ,  G11C 11/408 ,  G11C 11/407

FI (4件)：

G11C 11/34 301 D ,  G11C 7/00 312 Z ,  G11C 11/34 354 B ,  G11C 11/34 362 S

引用特許：

審査官引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-287752   出願人：日本電気株式会社
• 特開平4-184791