特許
J-GLOBAL ID：200903080469688630

半導体記憶装置

発明者：
門田 順治

門田 順治 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-287752
公開番号（公開出願番号）：特開平8-147964
出願日： 1994年11月22日
公開日（公表日）： 1996年06月07日
要約：
【要約】【目的】クロックアクセス時間を短縮して動作の高速化をはかる。【構成】外部からのアドレス信号AD(a0〜an)を直ちにデコードする第1,第2の一次デコーダ11,12を設ける。双方向ループシフトレジスタ33を含み、初期アドレスの奇偶を判定してその結果により、双方向ループシフトレジスタ33に保持した第1の一次デコーダ11のデコード出力を順方向又は逆方向に巡環シフトさせて出力するバーストデコード信号発生回路3を設ける。第2の一次デコーダ12のデコード出力を保持し出力する入力レジスタ4を設ける。バーストデコード信号発生回路3及び入力レジスタ4のデコード出力を主デコーダ5に伝達する。
請求項（抜粋）：
入力されたアドレス信号のうちの所定の数の第1のビットをデコードする第1の一次デコーダと、前記アドレス信号のうちの前記第1のビット以外の第2のビットを所定のビット数ずつデコードする第2の一次デコーダと、前記第1の一次デコーダのデコード出力の構成ビットそれぞれを前記アドレス信号の第1のビットによる初期アドレスに応じて所定の方向に巡環シフトさせ出力する双方向ループシフトレジスタ型のバーストデコード信号発生回路と、前記第2の一次デコーダのデコード出力を所定のタイミングで取込み保持して出力する入力レジスタと、この入力レジスタ及び前記バーストデコード信号発生回路の出力信号をデコードしてアドレス選択信号を出力する主デコーダと、前記アドレス選択信号により選択されたアドレスに対しデータの書込み,読出しを行うメモリセルアレイ部とを有することを特徴とする半導体記憶装置。
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM