特許
J-GLOBAL ID：200903027290127930
半導体集積回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-164878
公開番号（公開出願番号）：特開平9-017192
出願日： 1995年06月30日
公開日（公表日）： 1997年01月17日
要約：
【要約】【目的】 内部昇圧回路の電流供給能力を低下させず、かつチップ面積を増大させることなく達成することである。【構成】 昇圧回路100の出力側に接続され、この昇圧回路100にて発生された所定の電圧を入力し、所定の時定数だけなまらせた電圧を出力するCR回路300と、昇圧回路100とメモリ・セル200との間に接続され、CR回路300から出力される電圧により、昇圧回路100にて発生された所定の電圧をなまらせて前記メモリセル200に出力するスイッチング回路400とを備えるようにした。
請求項（抜粋）：
昇圧回路にて発生された所定の電圧により動作を行うメモリ・セルを有する半導体集積回路において、前記昇圧回路の出力側に接続され、この昇圧回路にて発生された前記所定の電圧を入力し、所定の時定数だけなまらせた電圧を出力するCR回路と、前記昇圧回路と前記メモリ・セルとの間に接続され、前記CR回路から出力される電圧により、前記昇圧回路にて発生された前記所定の電圧をなまらせて前記メモリセルに出力するスイッチング回路と、を備えることを特徴とする半導体集積回路。
IPC (4件)：
G11C 16/06
, H01L 27/04
, H01L 21/822
, H02M 3/07
G11C 17/00 309 D
, H02M 3/07
, H01L 27/04 G
