特許
J-GLOBAL ID：200903027312649366

アクティブマトリクスパネル

発明者：
松本 広

松本 広 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


代理人 (1件)： 杉村 次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平7-185061
公開番号（公開出願番号）：特開平9-015648
出願日： 1995年06月29日
公開日（公表日）： 1997年01月17日
要約：
【要約】【目的】 画素用薄膜トランジスタを静電気から保護するための保護用薄膜トランジスタを備えたアクティブマトリクスパネルにおいて、すべての薄膜トランジスタのゲート電極の表面に陽極酸化膜を形成する。【構成】 ガラス基板1の上面には、実線で示すように、画素用薄膜トランジスタ6および保護用薄膜トランジスタ11a、11b、12a、12bのゲート電極Gがすべてショートライン13に接続されて形成されている(点線はその上に形成されるゲート絶縁膜の上面に形成される配線を示す。)。したがって、ショートライン13を一方の電極として陽極酸化処理を行うと、すべての薄膜トランジスタのゲート電極Gの表面に陽極酸化膜が形成される。
請求項（抜粋）：
マトリクス状に配置された複数の画素電極と、これらの画素電極にそれぞれ接続された複数の画素用薄膜トランジスタと、行方向に配置され、前記画素用薄膜トランジスタにゲート信号を供給する複数のゲートラインと、列方向に配置され、前記画素用薄膜トランジスタにデータ信号を供給する複数のデータラインと、行方向に配置され、前記画素電極との間で補助容量部を形成する複数の補助容量ラインと、前記複数の画素電極の周囲に配置された保護リングと、この保護リングと前記各ゲートラインにそれぞれ接続された2つずつの保護用薄膜トランジスタからなる複数のゲートライン側保護素子と、前記保護リングと前記各データラインにそれぞれ接続された2つずつの保護用薄膜トランジスタからなる複数のデータライン側保護素子とを具備し、前記画素用薄膜トランジスタのゲート電極、前記ゲートライン側保護素子の2つの保護用薄膜トランジスタのゲート電極および前記データライン側保護素子の2つの保護用薄膜トランジスタのゲート電極の各表面に陽極酸化膜を設けたことを特徴とするアクティブマトリクスパネル。
IPC (4件)：
G02F 1/136 500 ,  H01L 27/12 ,  H01L 29/786 ,  H01L 21/336
FI (4件)：
G02F 1/136 500 ,  H01L 27/12 A ,  H01L 29/78 612 C ,  H01L 29/78 617 W
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM